[发明专利]片内晶振校准电路及校准方法

说明书

本发明提供了一种片内晶振校准电路及校准方法，包括：时钟比较模块，被配置为比较待校准时钟和参考时钟，以得到比较结果并向状态控制模块提供比较结果；状态控制模块，被配置为根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；步长控制模块，被配置为根据步长控制信号生成校准信号，以向待校准晶振提供校准信号。

技术领域

本发明涉及集成电路技术领域，特别涉及一种基于逐次逼近算法的片 内晶振校准电路及校准方法。

背景技术

实际制造的包含片内晶振的芯片，由于工艺偏差的存在，芯片中晶振 电路产生的时钟信号频率与设计期待的时钟频率存在各种偏差，而对于需 要精准时钟的芯片，内部晶振电路需要进行校准。

实际的片内晶振电路可以通过一系列开关来调整片内电路的电容，通 过改变电容来改变时钟频率，进而达到校准时钟频率的目的，这些开关可 以使用寄存器控制。

如图1所示，一种常用的测试方法是中控机台通过控制接口发送测试 指令，把待测芯片的片内晶振的时钟信号(输出时钟)输出到中控机台， 中控机台使用参考精准时钟信号与输出的晶振信号进行对比，通过逐步控 制调整片内晶振实现校准，这种校准方法校准时间长，且IO口输出的频 率和精度受到IO口的限制。

例如中国发明专利CN103116124B提供了一种芯片校准方法，该方法 在在时钟比较过程中要找到最优解，对于在一定范围内符合的有效值没有 提供解决方法，且校准过程中步长固定，不利于提高校准效率和提高精 度。

发明内容

本发明的目的在于提供一种片内晶振校准电路及校准方法，以解决现 有的片内晶振校准方法校准时间长的问题。

为解决上述技术问题，本发明提供一种片内晶振校准电路，包括：

时钟比较模块，被配置为比较待校准时钟和参考时钟，以得到比较结 果并向状态控制模块提供比较结果；

状态控制模块，被配置为根据比较结果通过逐次逼近算法生成步长控 制信号，以向步长控制模块提供步长控制信号；以及

步长控制模块，被配置为根据步长控制信号生成校准信号，以向待校 准晶振提供校准信号。

可选的，在所述的片内晶振校准电路中，所述待校准晶振向时钟比较 模块提供待校准时钟；

步长控制模块根据步长控制信号生成不同步长的校准信号；以及

步长控制模块将不同步长的校准信号提供至待校准晶振，以调节所述 待校准晶振的时钟频率。

可选的，在所述的片内晶振校准电路中，还包括中控机台，中控机台 被配置为执行以下动作：

通过IO接口向时钟比较模块提供参考时钟，以及

通过控制接口向时钟比较模块提供目标校准值和读取校准结果。

可选的，在所述的片内晶振校准电路中，所述片内晶振校准电路与待 校准晶振共同集成在待测芯片中；

所述中控机台位于待测芯片外部。

可选的，在所述的片内晶振校准电路中，所述时钟比较模块包括：

参考计数器，被配置为由参考时钟驱动以计数；

待校准计数器，被配置为由待校准时钟驱动以计数；以及

比较器，被配置为比较参考计数器的计数值和待校准计数器的计数值， 以得到比较结果。

可选的，在所述的片内晶振校准电路中，状态控制模块包括：