[发明专利]一种Filecoin中并行计算Poseidon Hash的架构系统

权利要求书

1.一种Filecoin中并行计算Poseidon Hash的架构系统，其特征在于，包括控制器(1)、存储器(2)、高速接口电路(3)、控制接口电路(4)、哈希-11计算电路(5)、编码模块电路(6)、第一流切换电路(7)、第二流切换电路(8)、哈希-8计算电路(9)、数据排队电路(10)，所述哈希-11计算电路(5)、编码模块电路(6)都通过所述数据排队电路(10)与高速接口电路(3)连接，所述哈希-11计算电路(5)、编码模块电路(6)、高速接口电路(3)都通过第一流切换电路(7)与哈希-8计算电路(9)连接，所述哈希-8计算电路(9)通过第二流切换电路(8)与高速接口电路(3)连接，所述哈希-11计算电路(5)、编码模块电路(6)都连接高速接口电路(3)，所述高速接口电路(3)、控制器(1)都与存储器(2)相连，所述控制器(1)通过控制接口电路(4)与高速接口电路(3)相连，所述存储器(2)是一种大容量高速的存储器(2)，所述高速接口电路(3)通过控制接口电路(4)接受控制器(1)的命令，使得所述高速接口电路(3)从存储器(2)读取的数据流c发送给第一流切换电路(7)，同时所述高速接口电路(3)从存储器(2)读取的数据流ab发送给数据排队电路(10)，所述数据流ab是以12个256位整数为单位的数据流，所述数据流c是以8个256位整数为单位的数据流，所述数据排队电路(10)用于将数据流ab发送给哈希-11计算电路(5)和编码模块电路(6)，然后哈希-11计算电路(5)从数据流ab中以每12个256位整数为单位取出11个256位整数进行poseidon hash计算得到1个256位整数数据，计算完毕得到n个256位整数数据的数据流A，从而从哈希-11计算电路(5)输出数据流A，与此同时，编码模块电路(6)从数据流ab中以每12个256位整数为单位取出2个256位整数进行模加计算得到1个256位整数数据，计算完毕得到n个256位整数数据的数据流B，从而从编码模块电路(6)输出数据流B，所述哈希-11计算电路(5)将数据流A同时发送给第一流切换电路(7)和高速接口电路(3)，所述编码模块电路(6)将数据流B同时发送给第一流切换电路(7)和高速接口电路(3)，然后高速接口电路(3)将数据流A、数据流B发送给存储器(2)进行存储，所述第一流切换电路(7)将数据流A、数据流B、数据流c都添加id号，所述id号用来区分是哪个接口流入的数据，并把id号随同数据流A、数据流B、数据流c一起传给哈希-8计算电路(9)，所述哈希-8计算电路(9)分别将数据流A、数据流B、数据流c中每8个256位整数数据为单位进行poseidon hash计算得到1个256位整数数据，所述数据流A通过哈希-8计算电路(9)计算得到数据流D，所述数据流B通过哈希-8计算电路(9)计算得到数据流E，所述数据流c通过哈希-8计算电路(9)计算得到数据流C，所述哈希-8计算电路(9)将数据流D、数据流E、数据流C连同id号传送给第二流切换电路(8)，然后第二流切换电路(8)将数据流D、数据流E、数据流C根据id号对应的传送给高速接口电路(3)，同时删除数据流中的id号，然后高速接口电路(3)将数据流D、数据流E、数据流C发送给存储器(2)进行存储。

2.根据权利要求1所述一种Filecoin中并行计算Poseidon Hash的架构系统，其特征在于，所述哈希-8计算电路(9)、哈希-11计算电路(5)都以流水线的方式工作。

3.根据权利要求1所述一种Filecoin中并行计算Poseidon Hash的架构系统，其特征在于，所述模加计算为(x+y)mod p，所述x、y为数据流ab提取要参加编码计算的2个256位整数数据，所述x、y都小于p，所述p为一个质数常量。