[发明专利]半导体结构及半导体结构的形成方法

说明书

一种半导体结构及其形成方法，结构包括：第一衬底，第一衬底具有第一面和第二面，第一衬底内具有若干第一连接层且第一面暴露出第一连接层表面，第一连接层在第一衬底第一面的投影为长方形，长方形具有第一边和第二边，且第一边大于第二边；与第一衬底键合的第二衬底，第二衬底具有第三面和第四面，第二衬底第三面和第一衬底第一面键合，第二衬底内具有若干第二连接层且第三面暴露出第二连接层表面，第二连接层在第二衬底表面的投影为长方形，长方形具有第三边和第四边，且第三边大于第四边，若干第一连接层和若干第二连接层一一对应，对应的第一连接层表面和第二连接层表面重合，且第一边与第三边垂直。所述半导体结构的性能得到提升。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术

平面结构的半导体器件已接近其实际扩展极限，给半导体行业带来严峻挑战。新的3D技术，垂直堆叠了多层器件单元，可支持在更小的空间内容纳更高容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

现有的3D技术是将两片不同功能器件的晶圆，通过产生共价化学键贴合在一起。

然而，现有的3D技术还存在诸多问题需要我们持续解决。

发明内容

本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善现有的3D技术。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底具有相对的第一面和第二面；位于所述衬底内的若干连接层，所述衬底第一面暴露出连接层表面，所述连接层在衬底第一面的投影为长方形，所述长方形具有相互垂直的第一边和第二边，且第一边大于第二边。

可选的，所述衬底包括若干芯片区，若干所述连接层在芯片区内呈阵列分布，相邻连接层之间在平行于所述第一边方向上具有第一间距，相邻连接层之间在平行于所述第二边方向上具有第二间距，所述第一间距小于第二间距，且所述第一间距小于第一边的尺寸。

可选的，所述第二间距的尺寸与所述第一边的尺寸相等，所述第一间距的尺寸与所述第二边的尺寸相等。

可选的，所述第一边和第二边的长度比例为7:3。

可选的，还包括：位于衬底内的器件层，所述器件层包括隔离结构和位于隔离结构内的器件结构，所述器件结构包括晶体管、二极管、三极管、电容、电感和导电结构中的一种或多种；所述连接层位于器件层上，且所述连接层与所述器件结构电连接。

可选的，所述连接层的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。

为解决上述技术问题，本发明技术方案还提供一种半导体结构，包括：第一衬底，所述第一衬底具有相对的第一面和第二面，所述第一衬底内具有若干第一连接层，所述第一衬底第一面暴露出第一连接层表面，所述第一连接层在第一衬底第一面的投影为长方形，所述长方形具有相互垂直的第一边和第二边，且第一边大于第二边；与所述第一衬底键合的第二衬底，所述第二衬底具有相对的第三面和第四面，所述第二衬底第三面和第一衬底第一面键合，所述第二衬底内具有若干第二连接层，所述第二衬底第三面暴露出第二连接层表面，所述第二连接层在第二衬底表面的投影为长方形，所述长方形具有相互垂直的第三边和第四边，且第三边大于第四边，若干所述第一连接层和若干所述第二连接层一一对应，对应的第一连接层表面和第二连接层表面重合，且所述第一边与第三边垂直。

可选的，每个第一连接层表面与一个第二连接层表面重合形成重合区域，且若干重合区域的面积相同。

可选的，所述第一边和第三边的长度相同，所述第二边和第四边的长度相同。