[发明专利]产生Weil码的装置和方法

权利要求书

1.一种用于产生具有Weil码长度(N)的Weil码(WCD)的Weil码发生器(100)，其特征在于，包括：

多个并行通道(10)，所述多个通道中的一个通道存储用于解调来自卫星的信号的当前Weil码，并且包括读取地址控制单元(11)和处理与寄存单元(12)；

多通道读取仲裁器(20)，所述多通道读取仲裁器(20)并行连接到所述多个通道，用于从所述多个通道中确定胜出通道；和

两个Legendre ROM(30)，所述两个Legendre ROM(30)并行连接到所述读取仲裁器并且分别存储第一Legendre序列和第二Legendre序列(LS1和LS2)，其中每个Legendre序列的Legendre序列长度(2N)是所述Weil码长度(N)的两倍。

2.根据权利要求1所述的Weil码发生器，其特征在于，所述第一Legendre序列(LS1)依次具有第一部分和第二部分，所述第一Legendre序列的所述第一部分和所述第二部分的数据结构相同并且各自具有所述Legendre序列长度(2N)的一半的长度(N)，以及

其中，所述第二Legendre序列(LS2)依次具有第一部分和第二部分，所述第二Legendre序列的所述第一部分和所述第二部分的数据结构相同并且各自具有所述Legendre序列长度(2N)的一半的长度(N)。

3.根据权利要求1所述的Weil码发生器，其特征在于，所述当前Weil码在从当前位置到所述当前Weil码的末尾的方向上被逐比特顺序读取，其中所述当前Weil码的有效Weil码深度(D)是从所述当前位置到所述当前Weil码的末尾的剩余比特数。

4.根据权利要求3所述的Weil码发生器，其特征在于，所述读取地址控制单元(11)包括更新单元(13)和相位数据存储器(14)，其中所述相位数据存储器(14)存储从接收自所述卫星的观测信号获得的当前相位对(index1，index2)和初始设置的初始相位对(init_index1，init_index2)。

5.根据权利要求4所述的Weil码发生器，其特征在于，从所述当前相位对(index1，index2)和所述当前Weil码的所述有效Weil码深度(D)获得序列地址对(ADDR1，ADDR2)。

6.根据权利要求5所述的Weil码发生器，其特征在于，所述序列地址对的第一序列地址(ADDR1)是作为第一当前相位(index1)加上所述当前Weil码的所述有效Weil码深度(D)来获得的，并且所述序列地址对的第二序列地址(ADDR2)是作为第二当前相位(index2)加上所述当前Weil码的所述有效Weil码深度(D)来获得的。

7.根据权利要求1所述的Weil码发生器，其特征在于，所述处理与寄存单元(12)包括异或运算单元(15)、异或存储器(16)和用于存储所述当前Weil码的寄存器(17)。

8.根据权利要求1所述的Weil码发生器，其特征在于，所述读取仲裁器(20)经配置以采用轮询仲裁方式按顺序从所述多个通道(10)中确定所述胜出通道，以确保所述多个通道具有平等的仲裁机会来访问所述两个ROM。

9.如权利要求3所述的Weil码发生器，其特征在于，响应于检测到所述有效Weil码深度(D)小于Legendre读取比特长度(S)，所述通道向所述读取仲裁器(20)发送请求和序列地址对(ADDR1，ADDR2)，所述Legendre读取比特长度(S)是所述通道在一次读取操作中从所述第一Legendre序列或所述第二Legendre序列读取的比特数，并且所述Legendre读取比特长度(S)为8、16、32或64。

10.根据权利要求9所述的Weil码发生器，其特征在于，所述序列地址对(ADDR1，ADDR2)分别被发送到所述第一Legendre序列和第二Legendre序列(LS1，LS2)。