[发明专利]一种皮秒碳化硅漂移阶跃恢复二极管

说明书

本发明公开了一种皮秒碳化硅漂移阶跃恢复二极管，包括原胞结构，原胞结构自下而上依次包括N型欧姆接触电极、N型掺杂阴极区、N型掺杂Buffer层、P型基区、P型掺杂区、P型掺杂阳极区和P型欧姆接触电极，P型基区掺杂浓度为1*10¹⁵‑5*10¹⁶cm^‑3、厚度为0.25μm‑1μm，通过采用高浓度掺杂P型基区，能够有效减小DSRD器件的开关时间和正向导通压降，厚度为0.25μm‑1μm，有效提高了二极管的击穿特性，P型基区与P型重掺杂阳极区之间为P型掺杂区，可以增加P型基区电离受主的数量以补偿其中的非平衡空穴，从而使少子在基区中积累，减小输出脉冲的“预脉冲”电压，进而减小器件的功率损耗。本发明使用的DSRD器件结构只需改变外延时的掺杂参数，无需开发新的工艺方法。

技术领域

本发明涉及一种半导体开关二极管，特别涉及一种皮秒碳化硅漂移阶跃恢复二极管。

背景技术

漂移阶跃恢复二极管(Drift Step Recovery Diode，简称DSRD)是一种全固态断路开关二极管，一般应用于超宽谱系统领域。它的输出电压可以达到几十甚至几百千伏，能够实现兆瓦量级的高功率输出，它具有高稳定性、体积小、寿命长、高重频、制造工艺相对简单等优点。

DSRD器件结构一般可分为p⁺-p₀-n⁺、p⁺-n₀-n⁺、p⁺-p-n₀-n⁺三种结构，其中p⁺-p-n₀-n⁺结构是目前最常采用的一种，其脉冲产生电路的基本工作过程可分为两个阶段：正向泵浦阶段、反向抽取阶段。当DSRD器件处于脉冲电路的正向泵浦阶段时，正向电流将非平衡载流子注入到基区并形成一定的“离子波”；当DSRD器件处于脉冲电路的反向抽取阶段时，DSRD器件中储存的非平衡载流子被抽取，形成反向电流，最终基区的多子将以饱和漂移速度被抽出，从而快速形成空间电荷区，电阻突然增大，器件关断；储能元件将电流转移至负载电阻上，进而负载电阻上形成高压脉冲，则非平衡载流子的抽取速度决定了输出脉冲前沿的上升时间、峰值电压。

目前单个硅DSRD器件的开关时间可以低至百皮秒，但是其基区厚度较厚(约几十微米)，这对于器件的频率特性制约颇大，难以满足超快脉冲系统对于高频的要求，而且散热能力差。

发明内容

本发明的目的在于提供一种皮秒碳化硅漂移阶跃恢复二极管，以克服现有技术的不足。

为达到上述目的，本发明采用如下技术方案：

一种皮秒碳化硅漂移阶跃恢复二极管，包括原胞结构，原胞结构自下而上依次包括N型欧姆接触电极、N型掺杂阴极区、N型掺杂Buffer层、P型基区、P型掺杂区、P型掺杂阳极区和P型欧姆接触电极，P型基区掺杂浓度为1*10¹⁵-5*10¹⁶cm^-3、厚度为0.25μm-1μm。

进一步的，P型基区掺杂浓度为1*10¹⁶cm^-3。

进一步的，P型高斯掺杂区厚度为0.5μm。

进一步的，P型高斯掺杂区峰值掺杂浓度为1*10¹⁸cm^-3。

进一步的，P型高斯掺杂区掺杂深度0.5μm处浓度为1*10¹⁶cm^-3。

进一步的，P型基区的厚度为0.5μm。

进一步的，具体的，P型掺杂区采用P型高斯掺杂区。

进一步的，漂移阶跃恢复二极管采用碳化硅宽禁带材料。