[发明专利]半导体装置

说明书

根据本发明实施例的半导体装置，包含基底上的底介电部件，在底介电部件正上方的多个通道构件，包覆环绕每个通道构件的栅极结构，沿着第一方向将底介电部件夹在中间的两个第一外延部件，以及沿着第一方向将多个通道构件夹在中间的两个第二外延部件。

技术领域

本发明实施例涉及半导体制造技术，特别是涉及半导体装置。

背景技术

半导体集成电路(integrated circuit，IC)产业已经历了指数型成长。集成电路材料和设计上的技术进展已产生了数个世代的集成电路，每一世代皆较前一世代具有更小且更复杂的电路。在集成电路演进的历程中，当几何尺寸(亦即使用生产制程可以产生的最小元件(或线))缩减时，功能密度(亦即单位芯片面积的互连装置数量)通常也增加。这种尺寸微缩制程通常通过提高生产效率及降低相关成本而提供一些效益。这样的尺寸微缩也增加了加工和制造上的复杂度。

举例来说，随着集成电路技术朝更小的技术节点发展，已经引入多栅极装置，以通过增加栅极-通道耦合、降低截止状态电流和降低短通道效应(short-channel effects，SCEs)来改善栅极控制。多栅极装置通常是指具有栅极结构或其一部分设置在通道区的多于一侧上方的装置。鳍状场效晶体管(Fin-like field effect transistors，FinFET)和多桥通道(multi-bridge channel，MBC)晶体管是多栅极装置的范例，这些装置已成为高效能和低漏电应用的受欢迎且有希望的候选者。鳍状场效晶体管具有一侧以上被栅极包覆的升高的通道(例如栅极包覆从基底延伸的半导体材料的“鳍片”的顶部和侧壁)。多桥通道晶体管的栅极结构可以部分或全部围绕通道区延伸，以提供对通道区两侧或更多侧的连接。由于多桥通道晶体管的栅极结构环绕通道区，多桥通道晶体管也可以称为环绕栅极晶体管(surrounding gate transistor，SGT)或全绕式栅极(gate-all-around，GAA)晶体管。多桥通道晶体管的通道区可以由纳米线、纳米片、其他纳米结构及/或其他合适的结构形成。通道区的形状也给多桥通道晶体管替代名称，例如纳米片晶体管或纳米线晶体管。随着多栅极装置中栅极结构与源极/漏极部件之间的间距缩减，栅极结构与源极/漏极部件之间的电容(有时称为栅极-漏极电容(gate-drain capacitance，C_gd))可能对装置效能变得关键，特别是在高频应用。因此，虽然传统的多栅极结构通常足以满足其预期目的，但并非在所有面向都令人满意。

发明内容

根据一些实施例提供半导体装置。此半导体装置包含在基底上的底介电部件；在底介电部件正上方的多个通道构件；包覆环绕每个通道构件的栅极结构；沿着第一方向将底介电部件夹在中间的两个第一外延部件；以及沿着第一方向将多个通道构件夹在中间的两个第二外延部件。

根据另一些实施例提供半导体装置。此半导体装置包含在基底上的底介电部件；在底介电部件正上方的多个通道构件；以及包覆环绕多个通道构件中的每一个的栅极结构，其中底介电部件设置在基底与栅极结构的底表面之间，并且其中底介电部件包含接缝。

根据又另一些实施例提供半导体装置的形成方法。此半导体装置的形成方法包含在基底上沉积底牺牲层；在底牺牲层上沉积底盖层；在底盖层上沉积堆叠，此堆叠由交错的多个通道层与多个牺牲层形成；由基底、底牺牲层、底盖层和堆叠形成鳍状结构；在鳍状结构的通道区上方形成虚设栅极堆叠；在虚设栅极堆叠上方形成间隔层；凹蚀鳍状结构的源极/漏极区以暴露出底牺牲层、底盖层和堆叠的侧壁；选择性地且部分地凹蚀多个牺牲层以形成内间隔凹槽；在内间隔凹槽中形成内间隔部件；以及用底介电部件置换底牺牲层。

附图说明

通过以下的详细描述配合所附图式，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。

图1根据本发明实施例的一或多个面向绘示具有底介电层的半导体装置的形成方法的流程图。