[发明专利]用于存储器装置的定时信号校准

说明书

本申请涉及用于存储器装置的定时信号校准。在一些存储器装置中，可通过与输入信号非同步的定时执行用于存取存储器单元的操作。为了支持非同步定时，存储器装置的定时信号生成组件可包含延迟组件，所述延迟组件支持生成具有相对于输入信号延迟的方面的定时信号。延迟组件可具有对制造或操作可变性敏感的特征，使得定时信号还可受此可变性的影响。根据如本文所公开的实例，存储器装置可包含与存取操作定时信号生成相关联的延迟组件，所述延迟组件经配置以基于所述存储器装置的校准操作而选择性地启用或停用，这可改进所述存储器装置考虑定时信号可变性的各种来源的能力。

交叉参考

本专利申请案主张金姆(Kim)在2020年6月3日提交的标题为“用于存储器装置的定时信号校准”的第16/891,601号美国专利申请案的优先权，所述美国专利申请案让渡给本受让人并且特此以全文引用的方式并入。

技术领域

技术领域涉及用于存储器装置的定时信号校准。

背景技术

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程到常常由逻辑1或逻辑0表示的两个支持状态中的一个。在一些实例中，单个存储器单元可支持多于两个状态，可存储所述两个状态中的任一个。为了存取所存储信息，组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。

存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可为易失性的或非易失性的。例如FeRAM的非易失性存储器可维持其所存储的逻辑状态很长一段时间，即使不存在外部电源。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。

发明内容

描述一种方法。所述方法可包含：通过存储器装置的第一多个延迟组件中的每一个依序处理第一定时信号以生成多个延迟的定时信号，每个延迟的定时信号对应于第一多个延迟组件中的相应延迟组件的输出；将第二定时信号与多个参考信号中的每一个相比较，多个参考信号中的每个参考信号至少部分地基于多个延迟的定时信号中的相应一个；及至少部分地基于所述比较选择性地启用或停用配置用于生成存储器装置的存取操作定时信号的第二多个延迟组件。

描述一种设备。所述设备可包含：存储器单元阵列；定时校准组件，所述定时校准组件包含经配置以生成多个延迟的定时信号的第一多个延迟组件，每个延迟的定时信号对应于第一多个延迟组件中的相应延迟组件的输出，及经配置以生成多个延迟配置信号的比较组件，至少部分地基于将第二定时信号与多个参考信号中的相应一个相比较而生成每个延迟配置信号，多个参考信号中的每个参考信号至少部分地基于多个延迟的定时信号中的相应一个；及存取定时组件，其与存储器单元阵列及定时校准组件耦合，所述存取定时组件可包含经配置以生成存取操作定时信号以存取存储器单元阵列的第二多个延迟组件，其中第二多个延迟组件中的每个延迟组件经配置用于至少部分地基于多个延迟配置信号而选择性地启用或停用。

描述另一种设备。所述设备可包含：存储器单元阵列；列解码器，其与存储器单元阵列耦合且经配置以至少部分地基于列选择信号而激活存储器单元阵列的列；读取锁存器，其与存储器单元阵列耦合且经配置以至少部分地基于读取触发信号而锁存存取所激活列的存储器单元的结果；及信号发生器，其与列解码器及读取锁存器耦合，所述信号发生器经配置以相对于列选择信号生成具有定时的读取触发信号，所述定时至少部分地基于根据延迟值选择性地启用或停用多个延迟组件。

附图说明

图1说明根据如本文中所公开的实例的支持用于存储器装置的定时信号校准的系统的实例。