[发明专利]一种三柵结构半浮柵晶体管的制作方法

说明书

本发明涉及一种三柵结构半浮柵晶体管的制作方法，涉及半导体集成电路制造技术，该方法包括衬底以及在衬底上有源区中形成N型参杂深阱以及U形槽；在U形槽中形成第一柵极结构；第一栅极与有源区形成接触口；在包含第一栅极的衬底上先后沉积柵氧化层介质和多晶硅以及硬掩模材质，通过光刻工艺将三柵结构中的第二栅极和第三栅极之间的隔离区曝光并显影开；通过干法刻蚀将光刻定义的图形三柵结构中的第二栅极和第三栅极定义出来；在刻蚀开的第二和第三栅极见沉积介质层，将三柵结构中的第二栅极和第三栅极隔离开来，如此成功将三柵结构中的第二栅极和第三栅极同时制作出来。

技术领域

本发明涉及半导体集成电路制造技术，尤其涉及一种三柵结构半浮柵晶体管的制作方法及装置。

背景技术

现有的器件制作工艺，除FinFET工艺外，都是平面堆叠技术，不管是28LP还是28HKmetal gate工艺，制作的栅极都是平面堆叠。然目前的平面堆叠技术无法满足三栅极半浮柵器件的制作工艺。主要原因是第三栅极相对第一和第二栅极而言，是垂直于第一和第二栅极分布的结构。

发明内容

本发明在于提供一种三柵结构半浮柵晶体管的制作方法，该方法包括：S1：提供半导体衬底，在半导体衬底上形成相互隔离的有源区，在有源区中形成第一参杂类型的深阱，并在第一参杂类型的深阱内形成第一槽结构；S2：形成第一多晶硅层，使所述第一多晶硅层填充第一槽结构，并覆盖有源区的表面；S3：去除有源区表面的靠近两侧的第一多晶硅层及其下的第一柵氧化层，保留第一槽结构之间及其侧边的位于有源区表面的第一多晶硅层及其下的第一柵氧化层；S4：形成第二柵氧化层，使第二柵氧化层覆盖裸露的有源区的表面，及第一多晶硅层的侧面和上表面，并形成第二多晶硅层，第二多晶硅层覆盖第二柵氧化层；S5：形成光刻胶层，并通过曝光显影工艺形成隔离槽图形，隔离槽图形位于剩余的第一多晶硅层的两侧，去除隔离槽图形内的第二多晶硅层及第二柵氧化层，直至露出隔离槽图形底部的有源区及第一多晶硅层的侧壁，而在隔离槽图形处形成隔离槽；S6：在隔离槽内填充隔离介质层；以及S7：在两第一槽结构之间形成一沟槽，该沟槽将第一槽结构之间的第二多晶硅层、第二柵氧化层、第一多晶硅层及第一柵氧化层分成两部分，使沟槽底部裸露出有源区，而使沟槽任一侧的第一多晶硅层分别构成第一栅极，位于隔离槽两侧的第二多晶硅层分别构成第二栅极和第三栅极。

更进一步的，所述第一参杂类型的深阱为N型参杂深阱。

更进一步的，所述第一槽结构为U形槽结构。

更进一步的，所述第一槽结构的深度为100nm至200nm之间的任一值，宽度为30nm至50nm之间的任一值。

更进一步的，S2中在形成第一多晶硅层前还包括S21：形成第一柵氧化层，第一柵氧化层覆盖有源区及第一槽结构的表面。

更进一步的，第一柵氧化层的厚度为3nm至5nm之间的任一值。

更进一步的，第一多晶硅层的厚度为10nm至30nm之间的任一值。

更进一步的，第二多晶硅层的厚度为30nm至80nm之间的任一值。

更进一步的，隔离槽的宽度为20nm至50nm之间的任一值。

更进一步的，在S7的基础上沉积一层薄膜，然后经过干法刻蚀，在第二栅极和第三栅极两侧形成侧墙保护第二栅极和第三栅极的侧壁，并对第二栅极和第三栅极形成支撑，通过光刻工艺将第二栅极和/或第三栅极区域曝光开，通过干法刻蚀将第二栅极和/或第三栅极蚀刻去除，形成了以两侧侧墙分别包裹的第二栅极和/或第三栅极区域的槽，在第二栅极和/或第三栅极区域的槽中沉积金属栅，从而形成至少一者为金属栅极的三柵结构的半浮柵器件晶体管。

附图说明

图1a至图1f为本发明一实施例的三柵结构半浮柵晶体管的制作过程中器件示意图。

具体实施方式