[发明专利]一种适用于GaN半桥栅驱动系统的死区时间控制电路

说明书

本发明属于电源管理技术领域，具体是涉及一种适用于GaN半桥栅驱动系统的死区时间控制电路。本发明的方案，通过死区模式选择控制电压产生电路根据不同的外部编程电阻产生不同的V_DT电压，在分段死区时间产生电路中与不同的ref电压进行比较选择不同的延时链输出，并将其延时与输入HI和LI信号进行耦合，最终输出包含死区信息的HI_OUT和LI_OUT信号。本发明的电路可通过调整外部编程电阻的大小自适应的调整内部半桥系统的死区时间。

技术领域

本发明属于电源管理技术领域，具体是涉及一种适用于GaN半桥栅驱动系统的死区时间控制电路。

背景技术

随着电源管理领域对电压转换高功率密度的要求，GaN器件凭借其更低的Q_g值逐渐取代Si器件被广泛应用于半桥栅驱动电路中使得系统的功率损耗降低2％-4％。以GaN器件为功率管的半桥栅驱动电路如图1所示。如果系统采用固定的死区时间控制，即输入HI和LI之间的延时差固定在预先设置的时间，当此预设时间过小时可能会因为上下驱动链的延时不匹配最终导致HO和LO同时翻高，高低侧功率管被击穿损坏；当此预设时间过大时，由于GaN功率管没有体二极管，死区时低侧功率管反向开启对电感续流，开关节点HS电压可低至-3V左右，考虑封装电感等寄生参数的影响，开关节点的AC负压甚至可低至-5V，造成极大的功率损耗。同时固定的死区时间无法跟随不同的应用环境调节死区时间长短，例如不同的Vin电压，高低侧的驱动链延时匹配差异较大，且开关节点被充放电的时间也不同，所以系统需要的死区时间不同，造成不必要的损耗。

发明内容

针对上述问题，本发明提出了一种适用于GaN半桥栅驱动系统的死区时间控制电路。

本发明的技术方案为：

一种适用于GaN半桥栅驱动系统的死区时间控制电路，包括死区模式选择控制电压产生电路、分段死区时间产生电路、输入信号产生电路，其中死区模式选择控制电压产生电路用于产生控制电压V_DT，分段死区时间产生电路根据V_DT与不同的基准电压进行比较选择不同的延时输出，将延时与输入的高侧驱动信号HI和低侧驱动信号LI在输入信号产生电路进行耦合，得到包含死区信息的高侧信号HI_OUT和低侧信号LI_OUT；

所述死区模式选择控制电压产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管第、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第一电容、第二电容、第一PNP三极管和第二PNP三极管；

第一PMOS管的源极接电源VDD，其栅极与漏极互连，第二PMOS管的源极接第一PMOS管的漏极，第二PMOS管的栅极与漏极互连；第一NMOS管的漏极接第二PMOS管的漏极，第一NMOS管的栅极与漏极互连，第一NMOS管的源极接地；第二NMOS管的漏极接第二PMOS管的漏极，其栅极接第三PMOS管的漏极，第二NMOS管的源极接地；

第三PMOS管的源极接电源VDD，其栅极接第四PMOS管的漏极；第三NMOS管的漏极接第四PMOS管的漏极，第三NMOS管的栅极接第二PMOS管的漏极，第三NMOS管的源极接地；第四NMOS管的漏极接第三PMOS管的漏极，第四NMOS管的栅极与漏极互连，第四NMOS管的源极通过第一电阻R1后接地，第四NMOS管的源极还接第一PNP三极管的发射极，第一PNP三极管的基极和集电极互连，第一PNP三极管的集电极接地；