[发明专利]逐次逼近型ADC及其异步逻辑控制电路

说明书

本发明提供一种逐次逼近型ADC及其异步逻辑控制电路，包括：n级电容电压追踪模块，各级电容电压追踪模块分别对逐次逼近型ADC中各权重位电容的电压建立进行追踪，在建立完成后产生相应的控制信号及脉冲信号；各级电容电压追踪模块依次连接，权重位越高的电容对应的电容电压追踪模块级别越靠前，后级电容电压追踪模块接收前级电容电压追踪模块输出的控制信号并在前级电容电压追踪模块完成电压建立后开始工作；逻辑模块，连接于各级电容电压追踪模块的输出端，基于任一级电容电压追踪模块输出的脉冲信号触发逻辑控制时钟。本发明可以模拟DAC不同权重位的建立，从而准确地产生合适的控制时钟，达到节省时间、提高ADC转换速度的效果。

技术领域

本发明涉及集成电路设计领域，特别是涉及一种逐次逼近型ADC及其异步逻辑控制电路。

背景技术

模拟数字数据转换器（ADC）是当前自然模拟信号与计算机数字信号进行转换的一个必不可少电子元器件。而高速高精度ADC一直是当前ADC发展的一个最主要的趋势，无论是学术上还是工业应用上，人们都一致致力于在如何提高精度，如何才能突破速度限制。

ADC的转换周期按照实际工作的时间先后顺序可分为两个阶段，第一阶段为采样，将需要转换的模拟信号准确采样到电容，并保持住；第二阶段为转换，转换就是将第一阶段采样得到的模拟信号进行量化，转换为数字信号并输出，因此，如果要使ADC输出能达到高速高精度的要求，必须想办法压缩两个阶段所需要的时间却不牺牲精度。其中，采样过程处于转换前端，因此采样精度要求比转换更高。然而，采样阶段为了满足采样热噪声要求，采样电容不能太小，而前端驱动放大器能力受限，驱动大电容并建立到高精度，这就需要大量的建立时间，特别是对逐次转换（Successive Approximation，SAR）ADC来说，此情况更为严重，因为其采样电容在高精度设计中受限于匹配要求往往都取得很大，采样时间占到转换周期总时长的三分之一以上甚至高达一半，为了保证总的转换周期较短，即提升转换速率，只有想办法去压缩转换时间。

因此，如何压缩转换时间，进一步突破速度限制，已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种逐次逼近型ADC及其异步逻辑控制电路，用于解决现有技术中转换时间长的问题。

为实现上述目的及其他相关目的，本发明提供一种异步逻辑控制电路，适用于逐次逼近型ADC，所述异步逻辑控制电路至少包括：

n级电容电压追踪模块及逻辑模块；

各级电容电压追踪模块分别对所述逐次逼近型ADC的数模转换模块中各权重位电容的电压建立进行追踪，在各电容上的电压建立完成后产生相应的控制信号，并基于所述控制信号输出相应的脉冲信号；各级电容电压追踪模块依次连接，权重位越高的电容对应的电容电压追踪模块级别越靠前，后级电容电压追踪模块接收前级电容电压追踪模块输出的控制信号并在前级电容电压追踪模块完成电压建立后开始工作；

所述逻辑模块连接于各级电容电压追踪模块的输出端，基于任一级电容电压追踪模块输出的脉冲信号触发所述逐次逼近型ADC的逻辑控制时钟；

其中，n为大于等于2的自然数。

可选地，各级电容电压追踪模块均包括控制开关、追踪电容、比较器及脉冲产生单元；

所述控制开关的一端连接逐次逼近型ADC中数模转换模块的参考电压，另一端连接所述追踪电容的上极板；所述追踪电容的下极板接参考地；

所述比较器的第一输入端连接所述追踪电容的上极板，第二输入端连接对应预设电压；所述预设电压与所述参考电压的差值小于预设值；

所述脉冲产生单元连接于所述比较器的输出端，当所述比较器输出的控制信号有效时产生脉冲信号；