[发明专利]一种基于偏差补偿的高可靠ArbiterPUF电路有效
申请号: | 202110550158.6 | 申请日: | 2021-05-20 |
公开(公告)号: | CN113177007B | 公开(公告)日: | 2023-02-21 |
发明(设计)人: | 徐元中;张月皎;汪晨;柯涛;万美琳;贺章擎 | 申请(专利权)人: | 湖北工业大学 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F13/40 |
代理公司: | 武汉华强专利代理事务所(普通合伙) 42237 | 代理人: | 温珊姗;王冬冬 |
地址: | 430068 湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 偏差 补偿 可靠 arbiterpuf 电路 | ||
1.一种基于偏差补偿的高可靠Arbiter PUF电路,其特征在于,包括响应生成和响应重构两个过程;在响应生成阶段,当输入某一个激励Ci时,偏差补偿Arbiter PUF电路可以生成响应Ri、偏移方向Di和可靠标志位Fi;Ri和Di被保存起来,在响应重构阶段,当再次输入该激励Ci时,可以根据辅助数据Di和Fi恢复出响应Ri;
所述基于偏差补偿的高可靠Arbiter PUF电路由一个N级开关延迟模块和一个仲裁器模块构成,还包括一个偏差补偿模块和一个数据产生模块;
所述生成可靠标志位Fi的步骤如下:
令控制信号S=1,K=0,产生测试输出Ti1;偏差补偿模块将附加延迟模块接到延迟链1中,假设延迟链1对输入信号的延迟时间为T1,延迟链2对输入信号的延迟时间为T2,由于附加延迟模块能够产生时间为Tc的延迟,此时延迟链1的总延迟为T1+Tc,两条延迟链的延迟差值ΔT1=ΔT+Tc被输入到仲裁器中,产生测试输出Ti1,此时Ti1在数据产生模块内部经过DVI1的2路,再经过DVI2和MUX后输出并存储在寄存器REG4中;改变控制信号使S=1,K=1,产生测试输出Ti2;此时偏差补偿模块将附加延迟模块接到延迟链2中;此时两条延迟链的延迟差值ΔT2=ΔT-Tc被输入到仲裁器中,产生测试输出Ti2;此时Ti2在数据产生模块内部经过DVI1的2路和DVI2的2路后,与上一轮存储在寄存器REG4的Ti1异或,生成可靠标志位Fi,Fi被存储在寄存器REG4中;当Fi=0时,表示Ti1和Ti2相同,代表PUF电路在激励Ci下产生的响应Ri是可靠的,将不随温度和电压的变化而变化;否则,证明Ri是不可靠的,响应恢复阶段需要进行偏差补偿;
所述生成响应Ri和偏移方向Di的过程如下:
再次改变控制信号使S=0,偏差补偿模块中的两路输出T1和T2直接经过MUX1和MUX2的1路接入仲裁器,产生输出响应Ri,然后再经过数据产生模块DVI1中的1路,将Ri存储在寄存器REG1中;当下一位响应Ri输入到数据产生模块以后,上一轮的响应Ri-1就被存到REG2中;Fi控制寄存器REG3是否进行更新,当Fi为1时,REG1和REG2中的响应Ri和Ri-1经过异或之后得到偏移方向Di并存入寄存器REG3;当Fi为0时,寄存器REG3的数据被锁住保持不变,此时生成的偏移方向值即为上一轮生成的偏移方向值;
所述响应重构过程如下:
当Fi=0时,证明响应Ri是可靠的,此时不需要进行偏差补偿;因此基本延迟模块的两路输出T1和T2直接经过MUX1和MUX2接入仲裁器,产生响应输出Ri,Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中;
当Fi=1时,证明响应Ri是不可靠的,此时需要进行偏差补偿从而提升响应的可靠性;由于偏移方向值Di由本轮的响应Ri与上一轮响应Ri-1的值异或得到,因此将Di与Ri-1进行异或得到真正的偏差补偿方向Bi,即Bi=Di⊕Ri-1;
当Bi=0时,偏差补偿模块将附加延迟模块接到延迟链1,由于附加延迟模块能够产生时间为Tc的延迟,此时延迟链1的总延迟为T1+Tc,两条延迟链的延迟差值ΔT=T1-T2+Tc被输入到仲裁器中,产生响应Ri,Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中;
当Bi=1时,将附加延迟模块接到延迟链2,此时两条延迟链的延迟差值ΔT=T1-T2-Tc被输入到仲裁器中,产生响应Ri,Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湖北工业大学,未经湖北工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110550158.6/1.html,转载请声明来源钻瓜专利网。