[发明专利]用于判决反馈均衡器的动态电流模比较器

说明书

本申请实施方式提供一种动态电流模比较器，所述动态电流模比较器包括第一输入单元、第二输入单元、再生单元和钟控电阻单元；所述第一输入单元用于接收第一时钟信号和第一输入信号，并用于根据所述第一时钟信号和所述第一输入信号产生第一电流；所述第二输入单元用于接收所述第一时钟信号和第二输入信号，并用于根据所述第一时钟信号和所述第二输入信号产生第二电流；所述钟控电阻单元用于接收第二时钟信号，并根据所述第二时钟信号为所述动态电流模比较器提供负载电阻。如此，本申请实施方式提供的动态电流模比较器，具有延迟低、速度快的优点，可以同时加快跟踪阶段和再生阶段的速度，从而缓解判决反馈均衡器的时序压力。

技术领域

本发明涉及一种集成电路设计和数据传输技术领域，尤其涉及一种用于判决反馈均衡器的动态电流模比较器。

背景技术

随着高速数据传输技术的快速发展，高速串口接收机的应用也越来越多。目前，高速串口接收机通常使用非归零(Non Return to Zero，NRZ)编码，且使用判决反馈均衡器(Decision Feedback Equalizer，DFE)对接收信号进行时域均衡。判决反馈均衡器可以消除码间干扰、噪声、反射等对信号的影响，保证接收机正确工作。由于判决反馈均衡器采用反馈结构，随着数据速率增加，单位时间间隔变短，反馈环路的时序约束越来越难以满足，判决反馈均衡器难以在高数据速率的情况下工作。

为了缓解判决反馈均衡器的时序压力，可以降低判决反馈均衡器中所述判决器的延迟。判决反馈均衡器可以采用单级电流模式逻辑比较器(Current Mode LogicComparator，CMLC)作为所述判决器，其中，单级电流模式逻辑比较器有两个工作阶段，分别为跟踪阶段和再生阶段。单级电流模式逻辑比较器的总延迟为跟踪阶段时长和再生阶段时长之和。

当单级电流模式逻辑比较器的负载电阻较小时，其跟踪阶段速度快，延迟低；当单级电流模式逻辑比较器的负载电阻较大时，其再生阶段速度快，延迟低。但是，由于单级电流模式逻辑比较器具有固定的负载电阻，因此难以确定合适的负载电阻大小，以同时加快跟踪阶段和再生阶段的速度。

发明内容

有鉴于此，有必要提供一种用于判决反馈均衡器的动态电流模比较器，具有延迟低、速度快的优点，可以同时加快跟踪阶段和再生阶段的速度，从而缓解判决反馈均衡器的时序压力。

本申请提供一种用于判决反馈均衡器的动态电流模比较器，所述动态电流模比较器包括第一输入单元、第二输入单元、再生单元和钟控电阻单元；所述第一输入单元用于接收第一时钟信号和第一输入信号，并用于根据所述第一时钟信号和所述第一输入信号产生第一电流；所述第二输入单元用于接收所述第一时钟信号和第二输入信号，并用于根据所述第一时钟信号和所述第二输入信号产生第二电流；所述钟控电阻单元用于接收第二时钟信号，并根据所述第二时钟信号为所述动态电流模比较器提供负载电阻；其中，所述第一电流和所述第二电流相加得到总电流值，所述总电流值基于所述负载电阻产生输出电压；所述再生单元用于接收第二时钟信号，并根据所述第二时钟信号为所述动态电流模比较器提供跨导，并用于对输出电压进行放大。

本申请实施例提供的动态电流模比较器，通过时钟信号的高电平或者低电平，动态调整所述动态电流模比较器的负载电阻。如此，本申请提供的动态电流模比较器，具有延迟低、速度快的优点，可以同时加快所述动态电流模比较器工作在跟踪阶段和再生阶段的速度，从而缓解判决反馈均衡器的时序压力。

附图说明

图1为本申请一实施例提供的动态电流模比较器的方框图。

图2为本申请一实施例提供的动态电流模比较器的电路图。

图3为图1中动态电流模比较器在判决反馈均衡器中应用的方框图。

图4为图1中动态电流模比较器和其它比较器的时钟-数据延时仿真结果对比图。

主要元件符号说明