[发明专利]半导体结构及其制造方法

说明书

本公开涉及半导体结构及其制造方法。通过将预先形成的用于定义导通孔开孔(via opening)的模具(例如细柱fine/thin post)和第一重布线层(Fan‑Out)结合至基板上的粘合层上，并通过移除用于定义导通孔开孔的模具，以于第一重布线层定义出第一导通孔开孔，再通过等离子刻蚀移除部分粘合层露出基板的衬垫，以定义出第二导通孔开孔，最后于第一导通孔开孔和第二导通孔开孔中填充导电材料以形成电性连接第一重布线层和基板的导通孔(via)，提高了半导体结构的稳定性，有利于提高产品良率。

技术领域

本公开涉及半导体技术领域，具体涉及半导体结构及其制造方法。

背景技术

半导体晶圆制程能力年年提升，半导体基板的制程能力亦要跟上脚步才能符合芯片与基板的对接。FOCoS(Fan Out Chip on Substrate)是现在结合Fan-Out与Substrate的主要方法，FOSub(Fan-Out Substrate)是另外一个结合Fan-Out与Substrate的另一种方法，通过粘合层(Adhesion film)去结合Fan-out(RDL layer)与Substrate，再通过导通孔(via)去联通Fan-Out与Substrate之间的电性通道。

现今FOSub制程中，在Fan out结构通过adhesive film固定于Substrate后，再开孔以形成via，但又受限于现今激光(laser)制程能力的极限(最小孔径和最大孔深)，无法制备出小孔径以及一次性满足孔深。若选择等离子(plasma)蚀刻，会出现侧蚀现象，造成孔壁异常的情形。而导通孔制作的质量，会影响重布线层与基板之间的电连接性能，影响半导体结构的稳定性。

发明内容

本公开提供了半导体结构及其制造方法。

第一方面，本公开提供了一种半导体结构，该半导体结构包括：基板，具有衬垫；粘合层，设于基板上；第一重布线层，设于粘合层上；至少一个导通孔，导通孔包括自下而上设置的第二导通孔和第一导通孔，第一导通孔延伸于第一重布线层至粘合层中，第二导通孔延伸于粘合层至基板的衬垫。

在一些可选的实施方式中，各第一导通孔的下端面位于同一水平位置。

在一些可选的实施方式中，各第二导通孔的高度不同。

在一些可选的实施方式中，第一导通孔包括第一种子层、第二种子层以及导电柱。

在一些可选的实施方式中，第二导通孔包括第二种子层和导电柱。

在一些可选的实施方式中，第一导通孔的下开孔的孔径大于第二导通孔的孔径。

在一些可选的实施方式中，第二导通孔在朝向基板的方向上先逐渐膨胀再逐渐收缩。

在一些可选的实施方式中，该半导体结构还包括：第二粘合层，设于第一重布线层上；第二重布线层，设于第二粘合层上；第三导通孔，电连接第一重布线层和第二重布线层。

在一些可选的实施方式中，该半导体结构还包括：电子元件，电性连接第一重布线层和/或第二重布线层；底部填充材，以填充电子元件与第二重布线层之间的缝隙。

第二方面，本公开提供了一种半导体结构的制造方法，该方法包括：提供载体，载体包括导通孔开孔模具、脱模层、第一种子层以及第一重布线层；通过粘合层将载体结合至基板上，基板具有衬垫；移除导通孔开孔模具和脱模层，以定义出延伸于第一重布线层至粘合层中的第一导通孔开孔；移除部分粘合层以露出衬垫，以定义出延伸于粘合层至基板的第二导通孔开孔；在第一导通孔开孔和第二导通孔开孔中依次形成第二种子层和导电柱，形成电性连接第一重布线层和基板的导通孔。