[发明专利]嵌埋式栅极顶面接触的场效晶体管结构及其制造方法

说明书

本发明涉及一种嵌埋式栅极顶面接触的场效晶体管结构及其制造方法，晶体管包括漏极外延层、位于顶层可割裂为源极金属垫与栅极金属垫的表面金属层以及位于漏极外延层中的嵌入式源极延伸倒鳍与栅极;栅极对准在源极延伸倒鳍上,栅极两侧各形成有成对由表面金属层至漏极外延层内部并联的对称型沟道;利用嵌入式源极延伸倒鳍与栅极同槽不等区的设计,在台面区以外个别导通源极金属垫与栅极金属垫,避免了台面区需要设置接触孔。本发明提供的场效晶体管架构具有减小栅极沟槽间距以提高电子流密度的效果。

技术领域

本发明涉及半导体晶体管的技术领域，尤其是涉及一种嵌埋式栅极顶面接触的场效晶体管结构及其制造方法。

背景技术

场效晶体管结构作为半导体芯片的关键重要器件,目前已有多种结构,主要包括有以下几类:FinFET鳍式场效晶体管、JFET结型场效晶体管、面场效晶体管、穿隧式场效晶体管槽栅场效应管、分裂栅场效应管以及超级结场效应管。其中FinFET鳍式场效晶体管、JFET结型场效晶体管、面场效晶体管以及穿隧式场效晶体管结构都是将源极接点与漏极接点设计在半导体衬底的同一表面，随着晶圆薄化与器件微小化的趋势发展,由晶圆背面漏电流的问题会越来越是一个需要面对与克服的难题。其中,JFET结型场效应晶体管与穿隧式场效晶体管,由于将沟道层设计在半导体衬底的有源区内,漏电流的问题比较严重,FinFET鳍式晶体管是将沟道层以额外沉积的方式设计在突出鳍状的栅极上,漏电流的问题相对较轻,但器件结构与工艺相对复杂。FinFET鳍式晶体管的沟道层以氧化层表面外延方式形成显然不具有如内生方式形成沟道层的单晶结构,故其沟道层电性能稳定性不及JFET结型场效应晶体管、面场效晶体管与穿隧式场效晶体管。槽栅（trench gate）场效应管存在硅极限的限制，导致实现同样导通电阻占用更大的晶圆面积器件的功率密度无法提升。分裂栅场效应管和超级结场效应管虽然可以突破硅极限但工艺制程复杂且工艺控制窗口窄；另外器件容易出现电流集中可靠性差的现象，使器件的性能和可靠性很难兼得。

现有技术中的FinFET鳍式晶体管一般都具有突出于衬底的栅极鳍。现有技术中的JFET结型场效应晶体管则不具有突出于衬底的栅极且沟道层以衬底内掺杂区图案界定。现有技术中的面场效晶体管具有突出于衬底的栅极,单元占据表面积较大。现有技术中的穿隧式场效晶体管为FinFET鳍式晶体管的一种变种,两鳍状结构以外延方式形成图案磊晶层,鳍状结构侧壁覆盖栅极层并予以填埋,将原本鳍状结构的栅极功能变化为沟道功能,同一表面上两鳍状结构的顶部分别作为源极与漏极。

随着半导体器件的场效晶体管结构复杂化发展,在嵌埋式栅极的架构中,源极/漏极与栅极交错叠置的需求越来越高,通常源极/漏极的延伸嵌埋导体需要与表面的源极/漏极金属垫导接,导接接触孔的制程工艺会导致台面区(mesa)的面积减少且影响了栅极排布的微缩化,接触孔的孔径需要加大且绝缘处理以避免误接到栅极,接触孔的制程工艺变得更复杂。

发明内容

本发明的主要目的一是提供一种嵌埋式栅极顶面接触的场效晶体管结构，在接触孔分区处理的构思下主要进步在于源极/漏极与栅极交错叠置的创新晶体管架构中解决场效晶体管的台面区面积受到接触孔的面积缩小影响的问题,能提高台面区嵌埋式栅极的排布密集度,以进一步微缩栅极间距。该晶体管架构还具有提高晶体管电流密度的效果,经研究与接触孔开设于台面区的同架构晶体管结构比较下,电流密度提高30%以上。

本发明的主要目的二是提供一种嵌埋式栅极顶面接触的场效晶体管结构的制造方法，用以实现台面区嵌埋式栅极间隔能微缩化且电子流分布均匀场效晶体管结构的制作。

本发明的主要目的三是提供一种半导体芯片装置，具有源极金属垫与栅极金属垫位于顶面以供覆晶安装芯片或者/以及源极接触孔与栅极接触孔远离台面区且能同时形成的效果。

本发明的主要目的一是通过以下技术方案得以实现的：

提出一种嵌埋式栅极顶面接触的场效晶体管结构，包括：