[发明专利]基于STDP法则的全数字脉冲神经网络硬件系统及方法

权利要求书

1.基于STDP法则的全数字脉冲神经网络硬件系统，其特征在于：该脉冲神经网络系统包含输入层神经元模块、可塑性学习模块、数据线控制模块、突触阵列模块、输出层神经元模块和实验报告模块；

输入层神经元模块的输出端连接数据线控制模块的输入端和可塑性学习模块的输入端，可塑性学习模块的输出端连接数据线控制模块的输入端，数据线控制模块的输出端连接突触阵列模块的输入端，突触阵列模块的输出端连接输出层神经元的输入端，输出层神经元的输出端连接实验报告模块的输入端；

所述的可塑性学习模块包括突触地址寄存模块、多个突触计算模块、突触权重寄存器、多个突触后脉冲产生模块；输入层神经元模块的输出端将突触前脉冲输入给每个突触计算模块；每个突触计算模块计算出更新后的突触权重并通过第二突触权重连接线输入到突触权重寄存器，通过第一突触权重连接线输入到每个突触后脉冲产生模块；所述的突触后脉冲产生模块的输出端通过突触后脉冲连接线将突触后脉冲输入到每个突触计算模块；突触权重寄存器通过突触权重输出端口接突触阵列模块；突触地址寄存模块的输出端接突触阵列模块；

所述的每个突触计算模块包括状态机和加法器；所述的状态机从突触阵列模块读取突触权重，输入到突触后脉冲产生模块；突触后脉冲产生模块根据突触权重的大小决定突触后脉冲产生的时间，从而调整突触前后脉冲的时间间隔，根据时间间隔，将突触权重变量传输到加法器，完成突触权重的更新，最后传输到突触阵列模块存储。

2.根据权利要求1所述的基于STDP法则的全数字脉冲神经网络硬件系统，其特征在于：所述的输入层神经元模块包括输入神经元计数器、图像像素点计数器、输入神经元；所述的输入神经元的输入端接图像信息输入连接线、输入神经元序号连接线和输入神经元计数器，所述的图像像素点计数器的识别阶段和初始化阶段写使能输出端口、识别阶段和初始化阶段写地址输出端口、识别阶段和初始化阶段学习使能输出端口、识别阶段和初始化阶段读写地址输出端口连接数据线控制模块；所述的输入层神经元将196个输入层神经元压缩成28个综合的输入层神经元模块，在有效降低了数字逻辑使用量的同时与28组突触计算模块相对应。

3.根据权利要求1所述的基于STDP法则的全数字脉冲神经网络硬件系统，其特征在于：所述的数据线控制模块包括数据选择器；所述的数据选择器；在训练阶段，数据选择器的突触权重输入端口写使能信号输入端口、写地址输入端口、写使能输入端口、写地址输入端口分别控制学习阶段突触权重的读写，控制突触地址的读取；写使能决策端口则决定写使能输出端口的输出，决定由哪一列突触阵列进行训练；在识别阶段，识别阶段和初始化阶段写使能输入端口、识别阶段和初始化阶段写地址输入端口、识别阶段和初始化阶段学习使能输入端口、识别阶段和初始化阶段读写地址输入端口，分别控制识别阶段突触权重的读写；初始化权重输入端口，则控制初始化阶段，突触权重的输入。

4.根据权利要求1所述的基于STDP法则的全数字脉冲神经网络硬件系统，其特征在于：所述的输出层神经元模块包括状态机、突触权重寄存器、横向抑制信号寄存器；其中状态机根据学习使能信号、横向抑制信号来进行状态的跳转，突触权重会从突触阵列模块输入到突触权重寄存器，在训练阶段，当突触权重的累加值超过阈值时，横向抑制信号寄存器从横向抑制信号输出端口发出横向抑制，抑制其它列向层神经元；在识别阶段，累加后的突触权重会从突触权重输出端口输入到实验报告模块。

5.根据权利要求1所述的基于STDP法则的全数字脉冲神经网络硬件系统，其特征在于：所述的实验报告模块包括编码转换模块、标签号寄存器、膜电位寄存器、最大膜电位寄存器、膜电位判断器、正确图像计数器和准确率计算器，在训练阶段，横向抑制输入端口输入各个输出层神经元的抑制信号，编码转换模块将输入的抑制信号转化成4位二进制，同时标签输入端口将正确的标签与转化后的4位二进制码进行匹配，利用标签号寄存器进行寄存；在识别阶段，权重输入端口会输入各层的突触权重，膜电位寄存器会选出最大的膜电位，输入到最大膜电位寄存器，膜电位判断器会判断出识别图像的标签和学习图像的标签是否一致，正确图像计数器会对识别正确的图像计数，通过准确率计算器计算出结果，由准确率输出端口输出。