[发明专利]一种基于频分复用并行化模拟存内计算的装置及方法

说明书

本发明公开一种基于频分复用并行化模拟存内计算的装置，包括输入电路、存储器阵列和输出电路；存储器阵列的输入与输入电路的输出连接，存储器阵列的输出与输出电路的输入连接；输入电路将m×k个输入信号数据每行k个数据采用k个不同频率源调制成一路频分复用信号输出；存储器阵列包括m×n个存储器元件，存储权值构成m×n的矩阵，m×1个输入频分复用信号在存储器阵列完成并行处理；输出电路将储存器阵列输出的每路频分复用信号解调分离为k个数据。本发明还公开一种基于频分复用并行化模拟存内计算的方法。本发明在同一个存储器阵列实现并行的存内计算，实现一个计算周期中矩阵和矩阵的相乘，提高硬件利用效率、系统能效比和计算密度。

技术领域

本发明涉及一种存内计算的装置及方法，尤其涉及一种基于频分复用并行化模拟存内计算的装置及方法。

背景技术

冯诺依曼架构在面临人工智能算法等高性能需求的计算任务的时候，其存算分离的架构造成了大量的能量浪费和计算效率的降低。利用存储器阵列可以执行存内计算，与以往的冯诺依曼计算架构不同的是其采取了模拟信号使得在存储器阵列中完成计算过程。这种新式计算架构在功耗，速度上有着极大的优势，是后冯诺依曼时代的重点研发的新式计算架构。根据现有的资料，上述的现有的存内计算手段利用单个存储器阵列，可以在一个上计算周期里面完成一个向量和矩阵的点乘运算。

利用单个存储器阵列在一个计算周期内只能计算一个向量与矩阵的点乘运算，无法利用单个储存阵列同时实现多个向量与矩阵并行点乘运算。想要实现多个向量与矩阵的点乘运算，现有技术方案只能利用多个硬件模块同时工作的方式实现并行计算。但是，使用多个储存阵列的方案会导致芯片面积的大幅度增加，硬件成本和系统功耗的上升，而且也对复制储存阵列的良率和均一性提出了更高的要求。这些都限制了现有方案的实现并行存内计算的潜力，可行性和经济性。

发明内容

发明目的：本发明旨在提供一种基于频分复用并行化模拟存内计算的装置及方法。解决已有并行化方案需要多套相同存储器阵列的问题；解决已有并行化方案导致的过大芯片面积和过高系统功耗，以及已有并行化方案的复制硬件过程对良率，均一性等参数高要求的问题。

技术方案：本发明所述的基于频分复用并行化模拟存内计算的装置，包括输入电路、存储器阵列和输出电路；所述存储器阵列的输入与输入电路的输出连接，存储器阵列的输出与输出电路的输入连接；所述输入电路将m×k个输入信号数据中每行k个数据采用k个不同频率源调制成一路频分复用信号输出；所述存储器阵列包括至少m×n个存储器元件，其存储的权值构成m×n的矩阵，m×1个输入的频分复用信号在存储器阵列完成并行处理；所述输出电路将储存器阵列输出的每路频分复用信号解调分离为k个数据。

所述输入电路包括m×k上变频混频器阵列和m×1加法器阵列，上变频混频器阵列的输入为输入信号数据和频率源，每行上变频混频器的输出与此行的加法器输入连接；所述上变频混频器包括第一混频器和高通滤波器。

所述输入电路包括m×k存储器阵列，保存在存储器阵列上的权值为输入信号数据，存储器阵列的输入为k个不同频率的频率源。

所述存储器元件所述存储器元件包括阻变存储器、浮栅存储器、相变存储器、磁隧穿结存储器、忆阻器、闪存、动态随机存储器或静态随机存储器中的至少一种。

所述输出电路包括n×k下变频混频器阵列，下变频混频器阵列的输入为频率源和存储器阵列的输出信号；所述下变频混频器包括第二混频器和低通滤波器。

本发明所述的基于频分复用并行化模拟存内计算的方法，包括以下步骤：

(1)将m×k个输入信号数据每行的k个数据通过k个不同频率的频率源调制成一路信号输出，产生m路频分复用信号；

(2)m路频分复用信号输入存储器阵列，与存储器阵列完成存内计算，得到n路输出信号；

(3)将存储器阵列n路输出信号中的每路输出信号解调分解成k个不同信号。