[发明专利]肖特基势垒二极管及其制备方法

说明书

本发明提供一种肖特基势垒二极管及其制备方法，肖特基势垒二极管包括：异质结，异质结包括依次叠加的氮化镓层，石墨烯插入层和势垒层；其中，石墨烯插入层用于提高氮化镓层与势垒层之间的二维电子气迁移率。本发明提供的肖特基势垒二极管突破了GaN材料本身对载流子迁移率的限制，极大提升了二维电子气的迁移率，得到满足太赫兹波段工作要求的工作器件。

技术领域

本发明涉及半导体材料技术领域，尤其涉及一种肖特基势垒二极管及其制备方法。

背景技术

肖特基势垒二极管器件中二维电子气的迁移率是影响在器件截止频率的主要参数，提高二维电子气的迁移率可以提高肖特基势垒二极管的截止频率，可以使器件工作在更高频率的范围，有望解决太赫兹波段工作器件的缺失问题。

目前提高GaN基HEMT中二维电子气的迁移率的方法主要是调整异质结中的铝组分。但是这种调整铝组分的方法对器件中二维电子气迁移率的提高效果非常有限，不能达到太赫兹波段工作器件的要求。

发明内容

(一)要解决的技术问题

针对于现有的技术问题，本发明提供一种肖特基势垒二极管及其制备方法，用于至少部分解决以上技术问题。

(二)技术方案

本发明提供一种肖特基势垒二极管，包括：异质结，异质结包括依次叠加的氮化镓层2，石墨烯插入层3和势垒层4；其中，石墨烯插入层3用于提高氮化镓层2与势垒层4之间的二维电子气迁移率。

可选地，石墨烯插入层3的厚度为0.3～1.2nm，石墨烯插入层3的二维电子迁移率为10000～15000cm2/V·s。

可选地，势垒层4包括氮化镓铝，氮化镓铝中铝的质量组分为10～30％；势垒层4的厚度为20～50nm。

可选地，肖特基势垒二极管还包括：肖特基接触电极6和欧姆接触电极7；其中，肖特基接触电极6和欧姆接触电极7叠加在氮化镓层2之上并嵌入氮化镓层2，肖特基接触电极6和欧姆接触电极7分别与势垒层4相接触。

可选地，肖特基接触电极6包括：氮化钛，或者，包含钛层与金层的叠加层；欧姆接触电极7包括：离子重掺杂区，或者，包含钛层，铝层和金层的叠加层。

可选地，肖特基势垒二极管还包括：第一衬底1和绝缘层5；其中，异质结叠加在第一衬底1上，绝缘层5叠加在异质结上；第一衬底1包括蓝宝石、硅、氮化镓和碳化硅中的任一种，绝缘层5包括氧化硅、氮化硅和氧化铝中的任一种。

本发明另一方面提供一种肖特基势垒二极管制备方法，包括：依次叠加氮化镓层2，石墨烯插入层3和势垒层4，得到异质结；其中，通过湿法转移、干法转移和直接生长中的任意一种方法在氮化镓层2上制备石墨烯插入层3。

可选地，肖特基势垒二极管制备方法还包括：氮化处理第一衬底1，在第一衬底1上制备异质结；其中，氮化处理的温度为1000～1200℃，氮化处理的时间为3～5min，氮化处理包括在真空生长室中通氨气和氢气；通过等离子体化学气相沉积、原子层沉积和电子束蒸发沉积中的任意一种方法在异质结上制备绝缘层5；刻蚀绝缘层5和异质结至部分深入氮化镓层2，得到两个不接触的第一电极区域和第二电极区域；在第一电极区域注入金属钛形成氮化钛，或者，在第一电极区域沉积包含钛层与金层的叠加层，得到肖特基接触电极6；在第二电极区域注入离子形成离子重掺杂区，或者，在第二电极区域沉积包含钛层，铝层和金层的叠加层，得到欧姆接触电极7。

可选地，通过湿法转移、干法转移和直接生长中的任意一种方法在氮化镓层2上制备石墨烯插入层3包括：去除石墨烯插入层3的支撑材料，将石墨烯插入层3转移至氮化镓层2上；或者，把石墨烯插入层3从第二衬底上剥离下来，将石墨烯插入层3转移至氮化镓层2上；或者，利用等离子体增强化学气相沉积法在氮化镓层2上生长石墨烯插入层3。