[发明专利]一种多设备兼容的DMA数据传输引擎设计方法

权利要求书

1.一种多设备兼容的DMA数据传输引擎设计方法，其特征在于，包括以下步骤：

-SGDMA/BDMA兼容性设计；

BDMA传输机制设计；

SGDMA传输机制设计；

通过SGDMA中的DMA-DESC设计用于和BDMA兼容；

所述的BDMA传输机制设计分为发送过程和接收过程设计；发送过程：获取待发送数据的虚拟地址和长度，映射内存物理地址，填写BDMA-DESC源物理地址寄存器，填写BDMA-DESC数据长度寄存器，设备发送完成后产生DMA完成中断产生后，本次发送过程完成；接收过程：预先为待接收数据申请一块连续的内存区作为目的虚拟地址，映射所申请内存区区域内存的物理地址作为目的物理地址，填写BDMA-DESC的目的物理地址寄存器，待DMA完成中断产生后，通过所述目的虚拟地址和DMA-DESC数据长度寄存器获取接收数据，本次接收过程完成；

所述的SGDMA传输机制设计包括SGDMA-DESC初始化、发送过程以及接收过程；

具体的，SGDMA-DESC初始化：申请一块连续的内存作为存储SGDMA-DESC的描述符环，映射所申请的内存作为物理地址；发送过程：获取待发送数据块链表的虚拟地址链表，将虚拟地址链表映射成物理地址链表，将物理地址及长度信息存储到SGDMA-DESC描述符环中，将环中已使用描述符序列的首描述符物理地址和尾描述符物理地址分别写入SG描述符头寄存器及SG描述符尾寄存器，设备发送完成后产生DMA完成中断，本次发送过程完成；接收过程：预先为待接收数据申请连续的内存形成内存块链表环性结构，映射内存得到物理地址，将内存块链表环性结构的物理地址信息逐个填写到SGDMA-DESC描述符环中，待DMA完成中断产生后，通过SG描述符头寄存器以及SG描述符尾寄存器获取SGDMA-DESC描述符环上的接收数据描述符段，进而通过接收数据描述符段中的描述符信息获取到对应的内存块链表环性结构上本次接收数据块链的头和尾，本次接收过程完成；

所述通过SGDMA中的DMA-DESC设计用于和BDMA兼容包括：在BDMA模式时，每次仅使用DESC环上的一个DESC；对于发送，将待发送数据的源物理地址、源虚拟地址以及数据长度预先存储到DESC环上的当前DESC上，再将当前DESC上的源物理地址以及数据长度分别写入到DMA源物理地址寄存器和DMA数据寄存器中，待本次数据发送完成，使当前DESC指针指向下一个新DESC；对于接收，将预先申请的内存地址存储到当前DESC环中，将目的物理地址写入DMA目的地址寄存器，待接收中断产生后，通过长度寄存器及当前DESC中存储的内存虚拟地址获取接收到的数据，使当前的DESC指针指向下一个新的DESC；

-DMA通道注册的设计；

-中断设计；

BDMA的中断设计；

SGDMA的中断设计；

-中断和轮询可配置的设计。

2.根据权利要求1所述多设备兼容的DMA数据传输引擎设计方法，其特征在于，所述DMA通道注册的设计分为多通道和单通道；多通道：针对DMA通道资源宽裕的情况，多个设备分别使用各自的DMA通道，各个设备的发送与接收也使用单独的DMA通道分别进行；单通道：针对于DMA通道资源紧张的情况，为每个通道设计锁保护机制，如果通道需要共享时，特定的路径上获取通道的锁，直到DMA传输完成后释放通道的锁。

3.根据权利要求1所述多设备兼容的DMA数据传输引擎设计方法，其特征在于，所述的中断设计包括发送阶段和接收阶段；具体的，发送阶段将待传输数据的源物理地址、目的物理地址、待传输数据的长度填入DMA控制寄存器，数据即可发送，传输完成后产生DMA完成中断；DMA底层设备接收到数据后，源地址是DMA设备，数据的源地址、目的物理地址以及数据长度已知，数据被传输到内存，传输完成后产生DMA完成中断。