[发明专利]移位寄存器单元电路，栅极驱动电路及显示器

权利要求书

1.一种移位寄存器单元电路，包括

置位晶体管(Tst)，其控制极配置为接收前一级移位寄存器单元电路输出信号，其第二极耦合到低电平，所述置位晶体管为N型场效应晶体管；

复位晶体管(Trst)，其控制极配置为接收后一级移位寄存器单元电路输出信号，其第二极耦合到低电平，所述复位晶体管为N型场效应晶体管；

第一CMOS反相器，其输出端耦合到所述置位晶体管的第一极，其输入端耦合到所述移位寄存器单元电路的输出端和所述复位晶体管的第一极，其第一控制极配置为接收高电平，其第二控制极耦合到低电平；以及

驱动晶体管（Td），其第一极耦合到所述移位寄存器单元电路的输出端和所述复位晶体管的第一极，其第二极配置为接收第一时钟信号（CLK1），其控制极耦合到所述第一CMOS反相器的输出端和所述置位晶体管第一极；

其中,所述第一时钟信号的有效电平与前一级移位寄存器单元电路输出信号的有效电平时段以及后一级移位寄存器单元电路输出信号的有效电平时段之间不交叠。

2.如权利要求1所述的电路，其中所述第一CMOS反相器包括

第一晶体管（T1），其第二极耦合到高电平，第一极耦合到所述驱动晶体管的控制极，其控制极耦合到所述驱动晶体管的第一极和本级移位寄存器单元电路的输出端，所述第一晶体管为P型场效应晶体管;

第二晶体管（T4）,其第一极耦合到所述驱动晶体管的控制极，其第二极耦合到低电平，其控制极耦合到所述本级移位寄存器单元电路的输出端，其中所述第二晶体管为N型场效应晶体管。

3.如权利要求1所述的电路，其中所述第一CMOS反相器包括

第二晶体管（T4）,其第一极耦合到所述驱动晶体管的控制极，其第二极耦合到低电平，其控制极耦合到本级移位寄存器单元电路的输出端，其中所述第二晶体管为N型场效应晶体管；

第三晶体管（T1a），其第二极耦合到高电平，其控制极耦合到所述驱动晶体管的第一极和本级移位寄存器单元电路的输出端，所述第三晶体管为P型场效应晶体管;

第四晶体管（T1b），其第二极耦合到所述第三晶体管的第一极，其第一极耦合到所述驱动晶体管的控制极，其控制极耦合到所述驱动晶体管的第一极和本级移位寄存器单元电路的输出端，所述第四晶体管为P型场效应晶体管。

4.如权利要求1的电路，其中所述第一CMOS反相器包括

第二晶体管（T4）,其第一极耦合到所述驱动晶体管的控制极，其第二极耦合到低电平，其控制极耦合到本级移位寄存器单元电路的输出端，其中所述第二晶体管为N型场效应晶体管；

第三晶体管（T1a），其第二极耦合到高电平，其控制极耦合到所述驱动晶体管的第一极和本级移位寄存器单元电路的输出端，所述第三晶体管为P型场效应晶体管;

第四晶体管（T1b），其第二极耦合到所述第三晶体管的第一极，其第一极耦合到所述驱动晶体管的控制极，其控制极耦合到所述驱动晶体管的第一极和本级移位寄存器单元电路的输出端，所述第四晶体管为P型场效应晶体管;

第五晶体管（T6’）, 其第一极耦合到所述第三晶体管的第一极，其第二极耦合到低电平，其控制极耦合到本级移位寄存器单元电路的输出端。

5.如权利要求1的电路，其中所述第一CMOS反相器包括

第二晶体管（T4）,其第一极耦合到所述驱动晶体管的控制极，其第二极耦合到低电平，其控制极耦合到本级移位寄存器单元电路的输出端，其中所述第二晶体管为N型场效应晶体管；

第三晶体管（T1a），其第二极配置为接收第二时钟信号（CLK3），其控制极耦合到所述驱动晶体管的第一极和本级移位寄存器单元电路的输出端，所述第三晶体管为P型场效应晶体管;

第四晶体管（T1b），其第二极耦合到所述第三晶体管的第一极，其第一极耦合到所述驱动晶体管的控制极，其控制极耦合到所述驱动晶体管的第一极，所述第四晶体管为P型场效应晶体管;

第六晶体管（T6’’）, 其第一极耦合到所述第三晶体管的第一极，其第二极耦合到低电平，其控制极耦合到本级移位寄存器单元电路的输出端；

其中所述第一时钟信号的高电平阶段与所述第二时钟信号的高电平阶段之间没有交叠。