[发明专利]一种使用子带隙电压的低压UVLO电路及方法

说明书

一种使用子带隙电压的低压UVLO电路，电路包括启动单元，子带隙电压生成单元和UVLO单元；其中，所述启动单元，分别与所述子带隙电压生成单元和所述UVLO单元连接，用于分别为所述UVLO单元和所述子带隙电压生成单元提供输入电流Is1和Is2；所述子带隙电压生成单元，输入端与所述启动单元连接，用于接收来自启动单元的输入电流Is2，输出端与所述UVLO单元连接，用于为所述UVLO单元提供子带隙参考电压Vref；所述UVLO单元，分别与所述启动单元和所述子带隙电压生成单元连接，用于基于所述启动单元提供的输入电流Is1和所述子带隙电压生成单元提供的子带隙参考电压Vref输出欠压锁定电压。本发明结构简单，面积小，降低功耗，应用广泛。

技术领域

本发明涉及集成电路领域，更具体地，涉及一种使用子带隙电压的低压UVLO电路及方法。

背景技术

目前，欠压锁定(UVLO，Undervoltage-Lockout)电路，作为电子设备中在电源电压低于正常工程准位时切断电源的电路而被广泛应用于各类集成电路中。例如，在DC-DC变换器芯片中，电压的稳定尤为重要，因此需要在芯片内部集成欠压锁定电路来提高电源的可靠性和安全性。

然而，现有技术中大多数的UVLO电路都是采用将电源电压和带隙单元的输出电压输入比较器进行比较判断，从而实现UVLO功能的。这种方案结构较为复杂，从而导致电路在集成芯片中布图时占用的面积较大。而且，这种方案在设计的过程中忽略了欠压锁定电路的功耗，使得系统在正常工作状态下仍然具有较大的静态功耗，降低了电源的效率，增加了芯片散热系统的负担，影响了系统的稳定性。除此之外，这类UVLO电路的工作电压通常较高，在1V的低电源电压的应用中无法使用。

因此，亟需一种新型的UVLO电路及UVLO方法。

发明内容

为解决现有技术中存在的不足，本发明的目的在于，提供一种使用子带隙电压的低压UVLO电路及方法，通过生成子带隙电压，并将子带隙电压与较低的电源电压进行比较，从而实现电路的欠压锁定。

本发明采用如下的技术方案。本发明第一方面，涉及一种使用子带隙电压的低压UVLO电路，其中：电路包括启动单元101，子带隙电压生成单元102和UVLO单元103；其中，启动单元101，分别与子带隙电压生成单元102和UVLO单元103连接，用于分别为UVLO单元103和子带隙电压生成单元102提供输入电流Is1和Is2；子带隙电压生成单元102，输入端与启动单元101连接，用于接收来自启动单元的输入电流Is2，输出端与UVLO单元103连接，用于为UVLO单元提供子带隙参考电压Vref；UVLO单元103，分别与启动单元101和子带隙电压生成单元102连接，用于基于启动单元101提供的输入电流Is1和子带隙电压生成单元102提供的子带隙参考电压Vref输出欠压锁定电压。

优选地，启动单元101包括第一开关管Ms1、第二开关管Ms2，第一、第二开关管均为NMOS管，其栅极均与启动电路的输出端连接，源极均与电源电压Vdd连接，漏极分别提供输入电流Is1和Is2。

优选地，子带隙电压生成单元102包括第一输入支路、第二镜像支路、第三镜像支路和带隙电阻R3；其中，第一输入支路，用于基于启动单元101的输入电流Is2生成第一输入电流I1；第二镜像支路和第三镜像支路，分别用于基于第一输入电流I1生成第二镜像电流I2和第三镜像电流I3；带隙电阻R3，用于基于第三镜像电流I3为UVLO单元103提供子带隙参考电压Vref。

优选地，子带隙电压生成单元102中第二镜像支路、第三镜像支路中分别生成的第二镜像电流I2和第三镜像电流I3均为PTAT电流；子带隙电压生成单元102中第三镜像支路与带隙电阻R3生成的子带隙参考电压Vref为ZTC电压。