[发明专利]基于双输入跨导运放的电容分裂结构开关电容放大电路

说明书

本发明提出一种基于双输入跨导运放的电容分裂结构开关电容放大电路，属于集成电路设计领域。该电路包括：四个输入电容，四个反馈电容和一个双输入跨导运算放大器；其中，第一差分输入信号连接第一、三输入电容的底板，第二差分输入信号连接第二、四输入电容的底板；第一至第四输入电容的顶板和对应第一至第四反馈电容的顶板相连后分别连接双输入跨导运算放大器的四个差分输入端，第一、三反馈电容的底板相连后以及第二、四反馈电容的底板相连后分别连接双输入跨导运算放大器的两个差分输出端输出两路差分输出信号。本发明不使用电平移位电容，可保持堆叠PMOS差分对和NMOS差分对对运算放大器工作速度和增益的提高。

技术领域

本发明属于集成电路设计领域，具体涉及一种基于双输入跨导运放的电容分裂结构开关电容放大电路，以实现采样信号的信号放大。

背景技术

开关电容放大电路是一种常用的电路结构，被广泛应用在模拟-数字转换电路和滤波电路等信号处理电路中。随着对信号处理带宽的要求的提升，开关电容放大电路工作的速度也需要随之提升。保持信号放大精度的提升电路工作速度需要运算放大器(简称“运放”)使用更大的电流来提高运算放大器的工作速度，而带来的功耗增加则增加了信号处理电路整体的成本，制约了工作速度的继续提升。

为了在提升运算放大器工作速度的同时保持较低功耗，传统电路中的运算放大器采用带电平移位的堆叠的PMOS差分对和NMOS差分对复用了流过差分对的电流，与只使用单个差分对的结构相比，在用相同电流的情况下，用两个差分对提供了近两倍的增益和速度，而外部电容和信号的连接方式不变，如图1所示。

图1为传统的采用带电平移位的堆叠的PMOS差分对和NMOS差分对的运算放大器组成的开关电容放大电路。在图1(a)所示的整体电路中，第一差分输入V_IP连接到第一输入电容C_IP的底板，第二差分输入V_IN连接到第二输入电容C_IN的底板，第一输入电容C_IP的顶板和第一反馈电容C_FP的顶板相连后输出顶板电压V_XN到运算放大器I的一个差分输入端，第二输入电容C_IN的顶板和第二反馈电容C_FN的顶板相连后输出顶板电压V_XP到运算放大器I的另一个差分输入端，第一反馈电容C_FP的底板连接运算放大器I的一个差分输出端后输出第一差分输出信号V_OP，第二反馈电容C_FN的底板连接运算放大器I的一个差分输出端后输出第二差分输出信号V_ON。在工作时，输入信号在电容顶板形成和输入信号电压成比例的电荷，负反馈接法的运算放大器则产生一个输出电压来保持运算放大器输入端的虚短路状态。这个输出电压与输入电压也成固定比例，达到信号放大的效果，这个比例基本由反馈电容和输入电容的比值决定，且由于运算放大器的高增益和电容的精确匹配，信号能被精确放大。