[发明专利]一种可实现多种神经网络中卷积计算的方法及硬件结构

权利要求书

1.一种可实现多种神经网络中卷积计算的方法，其特征在于：通过分析各种神经网络的运算过程，提取各种神经网络计算变化方式时的共性特征，将共性特征进行参数化处理，利用硬件结构解析配置处理后的参数，实现同一硬件结构对不同卷积算法的解析。

2.根据权利要求1所述的可实现多种神经网络中卷积计算的方法，其特征在于：共性特征包括卷积、激活、池化、全连接计算过程。

3.根据权利要求2所述的可实现多种神经网络中卷积计算的方法，其特征在于：神经网络卷积运算公式如下：

其中，v_k为卷积计算结果，x_i为输入神经元，w_ki为卷积核，b_k为线性偏置；

神经网络激活函数运算公式如下：

其中，y_k为激活结果；

神经网络池化运算过程为相邻元素取平均值或相邻元素取最大值；

全连接运算与卷积运算公式相同。

4.根据权利要求2所述的可实现多种神经网络中卷积计算的方法，其特征在于：硬件结构中，将运算过程中计算量较大的卷积运算与全连接运算，分配在并行计算阵列单元中运算，将计算量较小的激活与池化过程放在非线性计算单元中运算，通过主控CPU对神经网络的计算任务进行任务分解。

5.根据权利要求4所述的可实现多种神经网络中卷积计算的方法，其特征在于，所述硬件结构包括：

均与主控CPU连接的权重缓存单元、输入特征图缓存单元、输出特征图缓存单元，所述权重缓存单元用于缓存权重数据，所述输入特征图缓存单元、输出特征图缓存单元用于缓存特征图数据；

所述权重缓存单元的输出端连接权重组播控制单元，权重组播控制单元用于向并行计算阵列单元中广播权重数据；

所述输入特征图缓存单元的输出端连接FP_rd单元，所述FP_rd单元的输出端连接并行计算阵列单元；

输出特征图缓存单元的输入端连接Fp_wr单元，Fp_wr单元的输入端连接非线性计算单元；

所述并行计算阵列单元的输出端连接非线性计算单元。

6.根据权利要求5所述的可实现多种神经网络中卷积计算的方法，其特征在于：权重缓存单元、输入输出特征图缓存单元均为片上缓存。

7.根据权利要求5所述的可实现多种神经网络中卷积计算的方法，其特征在于：还包括配置寄存器，所述配置寄存器连接主控CPU，配置寄存器的输出端连接权重组播控制单元、FP_rd单元、Fp_wr单元。

8.一种可实现多种神经网络中卷积计算的硬件结构，其特征在于，包括：主控CPU，以及主控CPU连接的权重缓存单元、输入特征图缓存单元、输出特征图缓存单元，所述权重缓存单元用于缓存权重数据，所述输入特征图缓存单元、输出特征图缓存单元用于缓存特征图数据；

所述权重缓存单元的输出端连接权重组播控制单元，权重组播控制单元用于向并行计算阵列单元中广播权重数据；

所述输入特征图缓存单元的输出端连接FP_rd单元，所述FP_rd单元的输出端连接并行计算阵列单元；

输出特征图缓存单元的输入端连接Fp_wr单元，Fp_wr单元的输入端连接非线性计算单元；

所述并行计算阵列单元的输出端连接非线性计算单元。

9.根据权利要求8所述的可实现多种神经网络中卷积计算的硬件结构，其特征在于：权重缓存单元、输入输出特征图缓存单元均为片上缓存。

10.根据权利要求8所述的可实现多种神经网络中卷积计算的硬件结构，其特征在于：还包括配置寄存器，所述配置寄存器连接主控CPU，配置寄存器的输出端连接权重组播控制单元、FP_rd单元、Fp_wr单元。