[发明专利]半导体器件制造方法及其结构

说明书

一种方法包括：在衬底上方提供半导体沟道层；形成环绕半导体沟道层的第一偶极层；形成环绕第一偶极层的界面介电层；形成环绕界面介电层的高k介电层；形成环绕高k介电层的第二偶极层；执行热工艺以将至少一些偶极元件从第二偶极层驱入高k介电层中；去除第二偶极层；以及形成环绕高k介电层的功函数金属层。本申请的实施例提供了半导体器件制造方法及其结构。

技术领域

本申请的实施例涉及半导体器件制造方法及其结构。

背景技术

电子工业经历了对更小和更快的电子器件的不断增长的需求，更小和更快的电子器件能够同时支持日益复杂和精致的更多的功能。为了满足这些需求，集成电路(IC)工业中的持续的趋势是，制造低成本、高性能、低功耗的IC。到目前为止，已经通过减小IC尺寸(如，最小IC部件尺寸)在很大程度上实现了这些目标，从而提高了生产效率并且降低了相关成本。然而，这种规模缩小也增加了IC制造工艺的复杂程度。因此，要实现IC器件及其性能的持续进步，就需要IC制造工艺和技术方面的类似进步。

进步的领域之一是如何为CMOS器件提供多个阈值电压(Vt)，以提高一些晶体管的性能，同时降低一些其他晶体管的功耗。特别地，对于诸如FinFET的多栅极器件、包括纳米线器件和纳米片器件的全环栅(GAA)器件以及其他类型的多栅极器件，提供多个Vt一直是一项挑战。原因之一是这些器件非常小，并且使用不同功函数金属调节其Vt的空间不大。因此，尽管现有的CMOS器件(特别是多栅极器件)及其制造方法对于它们的预期目的通常是足够的，但是它们不是在所有方面都完全令人满意。

发明内容

本申请的实施例提供了一种方法，包括：在衬底上方提供半导体沟道层；形成环绕所述半导体沟道层的第一偶极层；形成环绕所述第一偶极层的界面介电层；形成环绕所述界面介电层的高k介电层；形成环绕所述高k介电层的第二偶极层；执行热工艺以将至少一些偶极元件从所述第二偶极层驱入所述高k介电层中；去除所述第二偶极层；以及形成环绕所述高k介电层的功函数金属层。

本申请的实施例提供了一种方法，包括：在衬底上方提供第一沟道层和第二沟道层；形成环绕所述第二沟道层而不环绕所述第一沟道层的第一偶极层；形成环绕所述第一偶极层和所述第一沟道层的界面介电层；形成环绕所述界面介电层的高k介电层；形成环绕所述第二沟道层上方的高k介电层而不环绕所述第一沟道层上方的高k介电层的第二偶极层；执行热工艺以将至少一些偶极元件从所述第二偶极层驱入所述第二沟道层上方的高k介电层中；去除所述第二偶极层；以及在所述第一沟道层和所述第二沟道层上方形成环绕所述高k介电层的功函数金属层。

本申请的实施例还提供一种半导体结构，包括：衬底；半导体沟道层，位于所述衬底上方；p-偶极材料，位于所述半导体沟道层周围；界面介电层，位于所述p-偶极材料和所述半导体沟道层上方；n-偶极材料，位于所述界面介电层上方；高k介电层，位于所述n-偶极材料和所述界面介电层上方；以及功函数金属层，位于所述高k介电层上方并环绕每个半导体沟道层。

附图说明

当结合附图进行阅读时，从以下详细描述可更好地理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A和图1B示出根据本公开的各个方面的制造CMOS器件的方法的流程图。

图2A是根据本公开的各个方面的CMOS器件的部分示意性俯视图。图2B、图2C和图2D是根据本公开的实施例的图2A中的CMOS器件的部分示意性截面图。

图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14和图15是根据本公开的各个方面的在各个制造阶段(诸如与图1A和图1B中的方法相关联的阶段)的图2A中的CMOS器件的部分示意性截面图。

图16和图17示出根据本公开的一些方面的图2A中的CMOS器件的部分示意性截面图。