[发明专利]一种半导体电路良率预测方法及装置

说明书

一种半导体电路良率预测方法，该方法包括步骤，设置半导体电路的最低良率P_crit；以P_crit作为指引来搜寻所述电路的故障区域；记录搜寻到的故障区域，在每一个故障区域建立响应面，构建局部响应面模型；对构建的局部响应面模型进行数值积分得到所述电路的故障率P_f，则所述电路的良率P_yield＝1‑P_f。

技术领域

本发明属于半导体技术领域，特别涉及一种半导体电路良率预测方法及装置。

背景技术

伴随着摩尔定律的指引，器件尺寸越做越小，集成电路中晶体管的集成度飞速提高。1971年，Intel公司的第一个微处理器4004，仅包含2300多只晶体管；2010年，Intel公司的微处理器Core i7，包含20亿只晶体管；2019年，Apple公司的处理器A13，已经能够包含85亿只晶体管。然而，随着半导体制造工艺进入深纳米阶段，由于不可避免的不确定性和工艺波动(process variation)，保证现代集成电路制造的高精度和高可靠性变得极具挑战。

制造过程中的不确定性以及电源电压和工作温度的变化是电路设计中变化的三种主要来源。电压和温度的变化是动态的，随着时间在不断的改变，因为它们依赖于工作环境。而一旦电路被制造出来，工艺波动带来的不确定性就是“静态的”(time-zero)。这种“静态的”工艺变化被认为是造成电路性能的波动以及引起电路良率损失的主要原因。同时，随着集成电路在使用过程中不断地老化，伴随着使用时间的增加，集成电路的老化过程是引起电路良率损失的另一个原因。

与时间无关的工艺波动主要是由化学机械抛光、刻蚀、光刻等制造过程中的不确定性带来的。设计与制造之间的差距导致了理想和实际制造出来电路的差异。例如，沟道宽度、长度、氧化层厚度等设计好的物理参数在实际情况下就会发生变化。这些设计参数的变化会导致阈值电压的变化，从而引起电路行为的巨大变化，如泄露功率、定时延迟、输出摆幅等。随着晶体管尺寸减小，工艺参数的变化幅度继续增大。一个电路中所有晶体管的变化叠加起来会影响电路的性能，从而进一步影响良率。

为了帮助设计者分析工艺参数变化对集成电路电路的影响，一般在90nm以下，大型的工艺厂都会提供晶体管的蒙特卡罗(Monte Carlo)模型库，其参数来自大量器件分析测试。将蒙特卡罗模型应用于实际电路设计中，就可以得到电路对器件参数的敏感程度，得到电路的强壮程度。蒙特卡罗方法是一种通过实验来逼近概率的模拟方法。对于良率预测问题来说，所求的是电路的良率(或者故障率)。经过大量的电路仿真实验，以电路能够正常工作(或者不能正常工作)的频率作为良率(或者故障率)。其中，为了模拟工艺波动对电路参数的影响，电路参数的取值服从一定的概率分布。每次电路参数的取值都依据概率分布随机取样。

发明内容

本发明提供一种半导体电路良率预测方法，要解决的问题是，已有的良率预测加速算法无法在保证精度的情况下满足大规模集成电路所要求的高良率(大于7sigma)。

本发明实施例之一，一种半导体电路良率预测方法，该方法包括步骤，设置半导体电路的最低良率P_crit；

以P_crit作为指引来搜寻所述电路的故障区域；

记录搜寻到的故障区域，在每一个故障区域建立响应面，构建局部响应面模型；

对构建的局部响应面模型进行数值积分得到所述电路的故障率P_f，则所述电路的良率P_yield＝1-P_f。

本发明基于响应面模型高准确度的特点，在电路设计阶段准确的预测出电路的良率。由于完整响应面模型的构建成本很高，本发明采用算法来寻找需要构建响应面模型的局部区域，并且优化了构建响应面时采样的方法。达到了用低成本来构建局部响应面的效果。