[发明专利]一种基于可调增益时间放大器的时间-数字转换器

说明书

本发明公开了一种基于可调增益时间放大器的时间‑数字转换器，属于数模混合集成电路技术领域。包括粗级时间‑数字转换器CTDC、时间放大器TA和细级时间‑数字转换器FTDC；所述粗级时间‑数字转换器CTDC的两个输入端分别外接输入START和STOP信号；所述时间放大器TA包括误差提取电路、数字模块、脉冲提取电路和误差求和电路，所述误差提取电路用于将START信号和STOP信号的相位差提取出来；所述脉冲提取电路用于提取脉冲，所述误差求和电路用于将并行的误差信号合并成串行的。本发明能够并行提取多个误差信息，而不是对于单个误差的放大，线性度高；同时，在提取误差和误差求和时，简化了对误差信号的处理过程，防止在处理过程中引入新的误差，确保了放大时的精确度。

技术领域

本发明属于数模混合集成电路技术领域，更具体地说，涉及一种基于可调增益时间放大器的时间-数字转换器。

背景技术

时间数字转换器TDC在集成电路中有着广泛的应用，是数字电路中用于同步和测量的重要单元，测量精度是时间数字转换器TDC的一个重要指标。随着集成电路的飞速发展，设计一款高性能的时间数字转换器TDC至关重要。

流水线型时间数字转换器TDC以其高分辨被广泛应用，其遵循着“求商取余，放大余量”的工作原理，关键模块为时间放大器TA，即如何将时间余量放大。该结构的时间数字转换器TDC实现高分辨率的关键在于高增益时间放大器TA的设计。

目前，时间放大器的结构主要分为三种，一种是基于锁存器SR的时间放大器，一种是基于闭环增益控制的时间放大器，另一种是基于二倍时间放大器。其中，基于锁存器SR的时间放大器电路利用亚稳态实现时间放大效果，其增益不可预测也不够精确，因此必须额外引入校准电路，这就增加了电路的功耗和面积。并且，时间放大器TA的线性范围太窄，对第一级时间数字转换器TDC的分辨率要求比较高，而且时间放大器TA的增益也不可编程。而基于二倍时间放大器2X-TA的增益可以较好地控制，但是其输入时间范围很小，当输入时间差增大时，增益精度会变差，导致线性度下降。虽然基于闭环增益控制的时间放大器TA相比于前两种时间放大器TA，其增益的精确度更高，可以根据需要改变增益控制模块中缓冲器的级数来改变增益。但是，同样需要采用延迟锁相环DLL进行增益校准，增大了电路的面积和功耗。

发明内容

针对现有TA的线性范围太窄、增益不可编程以及增益精度较差的问题，本发明提供一种基于可调增益时间放大器的时间-数字转换器，与现有TA相比，能够并行提取多个误差信息，而不是对于单个误差的放大，因此，提高线性度；同时，在实现提取误差和误差求和时，简化了对误差信号的处理过程，防止在处理过程中引入新的误差，确保了放大时的精确度。

为解决上述问题，本发明采用如下的技术方案。

一种基于可调增益时间放大器的时间-数字转换器，包括粗级时间-数字转换器CTDC、时间放大器TA和细级时间-数字转换器FTDC；粗级时间-数字转换器CTDC的两个输入端分别外接输入START和STOP信号；时间放大器TA包括误差提取电路、数字模块、脉冲提取电路和误差求和电路，误差提取电路接收粗级时间-数字转换器CTDC的输出信号，并将信号输入到数字模块中；脉冲提取电路外接STOP信号，其输出端和数字模块的输出端均与误差求和电路的输入端连接，误差求和电路的输出端与细级时间-数字转换器FTDC的输入端连接。

本发明的时间放大器TA的增益可调，时间放大器TA采用脉冲提取电路和误差提取电路来实现对粗级时间-数字转换器CTDC量化误差的放大。并且，本发明的时间放大器TA能够并行提取多个误差信息，而不是对于单个误差的放大，因此提高了线性度。另外，在实现提取误差和误差求和时，时间放大器TA简化了对误差信号的处理过程，防止在处理过程中引入新的误差，确保了放大时的精确度。

进一步的技术方案，粗级时间-数字转换器CTDC包括n个延迟单元M₀～M_n-1和n+1个比较器X₀～X_n，其中，n为大于1的正整数；