[发明专利]一种忆阻器读写方法

说明书

本发明公开了一种忆阻器读写方法，至少设置写入单元和读取单元，其中，向忆阻器写入信息时，接通写入单元形成写入回路，所述写入单元在忆阻器两端产生正向电压或反向电压使忆阻器处于高阻态或低阻态；读取忆阻器状态时，接通读取单元形成读取回路，所述读取单元在忆阻器的一端产生激励信号，并在忆阻器的另一端读取输出状态以此获取忆阻器的状态。与现有技术相比，本发明的技术方案能够以更为简单的电路结构实现更丰富的读写控制以及逻辑控制功能。

技术领域

本发明涉及忆阻器读写技术领域，尤其涉及一种忆阻器读写方法。

背景技术

1971年，华裔科学家蔡少棠教授提出了忆阻器的概念，然而，在提出概念之后的三十几年里，研究者们对忆阻器的研究进展缓慢。直到2008年，惠普实验室制备出世界上首个纳米尺寸的忆阻器元件，立即引起了众多学者和工程师们的浓厚兴趣，忆阻器成为了研究的新热点。可以说，忆阻器的发明是电子信息技术领域发展史上的里程碑。

由于忆阻器具有记忆特性，可以将计算结果存储于自身等特点，因此，当前研究中，越来越多的学者将忆阻元件应用于电路设计，尤其是信息存储及逻辑运算等领域。然而，目前忆阻器的读写对电路要求比较高，限制了忆阻器在实际中的应用。

故，针对现有技术的缺陷，实有必要提出一种技术方案以解决现有技术存在的技术问题。

发明内容

有鉴于此，确有必要提供一种忆阻器读写方法，能够以更为简单的电路结构实现更丰富的读写控制以及逻辑控制功能。

为了解决现有技术存在的技术问题，本发明的技术方案如下：

一种忆阻器读写方法，至少设置写入单元和读取单元，其中，向忆阻器写入信息时，接通写入单元形成写入回路，所述写入单元在忆阻器两端产生正向电压使忆阻器处于高阻态，或者所述写入单元在忆阻器两端产生反向电压使忆阻器处于低阻态；

读取忆阻器状态时，接通读取单元形成读取回路，所述读取单元在忆阻器的一端产生激励信号，并在忆阻器的另一端读取输出状态以此获取忆阻器的状态。

作为进一步的改进方案，所述读取单元至少包括第一电阻R1、激励模块和状态获取模块，其中，激励模块与忆阻器的一端相连接，用于向忆阻器输出电压信号；忆阻器的另一端与第一电阻R1的一端相连接作为状态输出端，第一电阻R1的另一端接地；状态获取模块与状态输出端相连接，用于获取状态输出端的电压状态并以此获取忆阻器的状态。

作为进一步的改进方案，所述状态获取模块采用比较器实现，比较器的两个输入端分别与忆阻器的两端相连接，比较器的输出为忆阻器的状态。

作为进一步的改进方案，第一电阻R1的阻值介于忆阻器高阻态和低阻态之间。

作为进一步的改进方案，忆阻器高阻态时阻值为100KΩ，其低阻态时阻值为100Ω，第一电阻R1的阻值为1KΩ至10KΩ之间。

作为进一步的改进方案，写入单元采用MOS逻辑电路实现。

作为进一步的改进方案，所述写入单元至少包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5，其中，第一MOS管M1、第二MOS管M2、第三MOS管M3为NMOS晶体管，第四MOS管M4、第五MOS管M5为PMOS晶体管，第一MOS管M1的栅极与第二MOS管M2的栅极以及第四MOS管M4的栅极相连接作为第一控制端，第一MOS管M1的漏极与第二MOS管M2的漏极以及第四MOS管M4的漏极相连接；第一MOS管M1的源极与第三MOS管M3的漏极以及第五MOS管M5的漏极相连接；第三MOS管M3的栅极与第五MOS管M5的栅极以及忆阻器的一端相连接作为第二控制端，第二MOS管M2的源极与忆阻器的另一端相连接；第四MOS管M4的源极和第五MOS管M5的源极与电源端相连接，第三MOS管M3的源极接地。