[发明专利]一种基于Master-Slave神经元的人工神经网络控制器

权利要求书

1.一种基于Master-Slave神经元的人工神经网络控制器，其特征在于，包括：一个Master神经元模块、多个独立的Slave神经元模块以及一个非挥发忆阻器阵列；其中，所述Master神经元模块包含多个独立的Master神经元，每个Master神经元分别连接非挥发忆阻器阵列和每个Slave神经元模块，非挥发忆阻器阵列分别连接每个Slave神经元模块；

所述Master神经元模块中每个Master神经元用于接收经过编码的外部输入电压信号，然后将该电压信号发送给非挥发忆阻器阵列；

所述非挥发忆阻器阵列用于接收对应的Master神经元发出的电压信号，然后将该电压信号发送给每个Slave神经元模块；

所述每个Slave神经元模块用于接收非挥发忆阻器阵列发出的电压信号；若Slave神经元模块是训练过的，则该Slave神经元模块向输出该电压信号的Master神经元发送反馈信号；若Slave神经元模块是未训练过的，则该Slave神经元模块不产生反馈信号；

所述每个Master神经元包括:控制驱动单元、数据存锁单元和数据传输模块；所述控制驱动单元连接数据存锁单元及每个Slave神经元模块，数据存锁单元连接数据传输模块，数据传输模块连接非挥发忆阻器阵列中对应的非挥发忆阻器；

其中，Master神经元中的控制驱动单元用于接收经过编码的外部输入电压信号，然后将该电压信号存储在数据存锁单元中；控制驱动单元还用于从每个Slave神经元模块接收反馈信号，从而判定该Slave神经元模块是否经过训练：如果控制驱动单元接收到Slave神经元模块返回的反馈信号，则表示该Slave神经元模块能对Master神经元接收到的外部输入电压信号进行识别处理；如果控制驱动单元没有接收到Slave神经元模块返回的反馈信号，则控制驱动模块通过非挥发忆阻器阵列对该Slave神经元模块发送训练指令；

所述数据存锁单元用于暂时存储从控制驱动单元接收的外部输入电压信号，然后根据数据传输模块发送的使能信号将该存储的电压信号发送给数据传输模块；

所述数据传输模块用于接收从数据存锁单元发送的电压信号然后将该电压信号传输到非挥发忆阻器阵列。

2.如权利要求1所述的人工神经网络控制器，其特征在于，所述非挥发忆阻器阵列由多个基于导电细丝的非挥发忆阻器组成，非挥发忆阻器阵列为交叉点阵结构，非挥发忆阻器阵列中每个非挥发忆阻器接收来自Master神经元模块中对应Master神经元的输出电压信号，该电压信号经过非挥发忆阻器阵列后传输到每个Slave神经元模块。

3.如权利要求1所述的人工神经网络控制器，其特征在于，所述每个Slave神经元模块包含多个Slave神经元和一个分类器，每个Slave神经元是一个非挥发忆阻器和一个阈值开关忆阻器的串联组，每个Slave神经元中非挥发忆阻器的输入端连接非挥发忆阻器阵列中非挥发忆阻器的输出端，阈值开关忆阻器的输出端连接分类器的输入端，分类器的输出端连接每个Master神经元中的控制驱动单元的输入端。

4.如权利要求2所述的人工神经网络控制器，其特征在于，每个Slave神经元模块从非挥发忆阻器阵列的各非挥发忆阻器接收对应该Slave神经元模块中每个Slave神经元的分压；如果该Slave神经元是经过训练的，非挥发忆阻器阵列中的非挥发忆阻器器件电阻值和Slave神经元内的非挥发忆阻器器件电阻值的分压，使得该Slave神经元阈值开关忆阻器上的压降与该阈值开关忆阻器阈值电压匹配，从而使得该Slave神经元中的阈值开关忆阻器发放脉冲信号；如果Slave神经元是没有经过训练的，非挥发忆阻器阵列中的非挥发忆阻器处于高电阻状态，Slave神经元中的非挥发忆阻器也处于高电阻状态，Slave神经元中的阈值开关忆阻器上的压降小于该阈值开关忆阻器阈值电压，则该Slave神经元的阈值开关忆阻器不发放脉冲；各Slave神经元产生的脉冲输入所在Slave神经元模块的分类器，然后该分类器产生对应的反馈信号返回给输入信号对应的Master神经元的控制驱动单元。