[发明专利]基于1T1R的可实现带符号权重系数的突触阵列电路

权利要求书

1.一种基于1T1R的可实现带符号权重系数的突触阵列电路，其特征在于，包括：正权重实现单元、负权重实现单元、水平方向上的控制信号线WLN与WLP、水平方向上的输入信号线BLN与BLP、以及垂直方向上的输出信号线SL；

所述正权重实现单元为标准n*n的1T1R阵列，每一1T1R单元三个端口各自连接控制信号线WLP、输入信号线BLP与输出信号线SL；同一行的1T1R单元连接同一个控制信号线WLP与同一个输入信号线BLP，同一列的1T1R单元连接同一个输出信号线SL；

所述负权重实现单元包括：n个水平方向上排列的NMOS选通管与电阻、以及n个垂直方向上排列的NMOS选通管与电阻；2n个NMOS选通管的栅端连接同一个控制信号线WLN；垂直方向上，各NMOS选通管的漏端经电阻连接输入信号线BLN；水平方向上，各NMOS选通管的源端经电阻连接输出信号线SL；水平方向上n个NMOS选通管的漏端与垂直方向上n个NMOS选通管的源端连接；

其中，所述正权重实现单元内部进行MAC操作后，通过输出信号线SL输出正向的计算结果，表现为电流I_Pos，所述负权重实现单元内部进行MAC操作后，通过输出信号线SL输出负向的计算结果，表现为电流I_Neg，最终的MAC操作结果为：

I_SL[j]＝I_Pos[j]-I_Neg[j]

其中，j表示列序号；

通过配置正权重实现单元中RRAM电导大小G_ij，以及通过配置负权重实现单元中电阻对应电导大小G_com来实现带符号突触权重系数，带符号突触权重系数正、负或为零，表示为W_CELL＝G_ij-G_com。

2.根据权利要求1所述的一种基于1T1R的可实现带符号权重系数的突触阵列电路，其特征在于，每一所述1T1R单元中包含一个NMOS选通管与一个RRAM；同一行1T1R单元中NMOS选通管的栅端连接同一个控制信号线WLP，漏端经RRAM连接同一个输入信号线BLP，同一列1T1R单元中NMOS选通管的源端连接同一个输出信号线SL。

3.根据权利要求2所述的一种基于1T1R的可实现带符号权重系数的突触阵列电路，其特征在于，

当正脉冲输入时，所述正权重实现单元中NMOS选通管导通，在漏端和源端之间形成电流通路；漏端连接RRAM再通过输入信号线BLP输入V_CLP+V_READ大小的电压，并在输出信号线SL上产生正向的电流I_Pos；其中，V_CLP表示输出信号线SL的钳位电压，V_READ表示用于MAC操作的电压；

如果整个1T1R阵列中，n行1T1R单元各自连接的输入信号线BLP均输入电压V_CLP+V^P_i，RRAM电导大小为G_ij，则推导得出：其中，其中，i、j各自表示行、列序号，V^P_i表示正权重实现单元中每一行对应的电压V_READ。

4.根据权利要求1所述的一种基于1T1R的可实现带符号权重系数的突触阵列电路，其特征在于，

当正脉冲输入时，所述负权重实现单元中NMOS选通管导通，在漏端和源端之间形成电流通路，此时负权重实现单元等效于一个纯电阻网络，垂直方向上，各NMOS选通管的漏端经电阻连接输入信号线BLN输入V_CLP-V_READ大小的电压，水平方向上，各NMOS选通管的源端经电阻连接输出信号线SL输出负向的电流I_Neg；其中，V_CLP表示输出信号线SL的钳位电压，V_READ表示用于MAC操作的电压；

如果负权重实现单元中，垂直方向上各NMOS选通管各自经相应输入信号线BLP均输入电压V_CLP-V^N_i，电阻对应电导大小为G_com，则推导得出：其中，其中，i、j各自表示行、列序号，V^N_i表示负权重实现单元中每一行对应的电压V_READ。