[发明专利]数据输入缓冲器和包括数据输入缓冲器的半导体装置

权利要求书

1.一种半导体装置，包括：

数据输入缓冲器，所述数据输入缓冲器在写入操作部分期间通过接收经由数据输入/输出(I/O)单元输入的数据来生成写入数据，并且所述数据输入缓冲器在读取操作部分期间通过检测所述数据I/O单元的电压电平来生成输出电平检测信号。

2.根据权利要求1所述的半导体装置，其中所述数据输入缓冲器在所述写入操作部分期间通过使用第一电流量来进行操作，并且在所述读取操作部分期间通过使用比所述第一电流量低的第二电流量来进行操作。

3.根据权利要求1所述的半导体装置，还包括：

逻辑门，所述逻辑门基于数据输出使能信号和数据输入使能信号输出作为逻辑运算结果的数据I/O使能信号；

第一开关，所述第一开关基于所述数据输入使能信号来耦合所述数据输入缓冲器的第一电流路径；以及

第二开关，所述第二开关基于所述数据I/O使能信号来耦合所述数据输入缓冲器的第二电流路径。

4.根据权利要求1所述的半导体装置，还包括：

阻抗调整电路，所述阻抗调整电路在初始化部分期间根据阻抗调整命令执行阻抗调整操作，所述阻抗调整操作基于外部电阻器的阻抗来调整阻抗调整信号的值，并且所述阻抗调整电路在所述读取操作部分期间执行阻抗重新调整操作，所述阻抗重新调整操作基于所述输出电平检测信号来重新调整所述阻抗调整信号的值；以及

数据输出缓冲器，所述数据输出缓冲器通过利用基于所述阻抗调整信号而确定的输出阻抗驱动读取数据，来经由所述数据I/O单元输出所述读取数据。

5.一种半导体装置，包括：

数据输入缓冲器，所述数据输入缓冲器包括：

第一复用器，所述第一复用器基于数据输出使能信号来选择第一参考电压和第二参考电压中的一个参考电压，并且输出所选择的参考电压；以及

第一缓冲器，在数据输入使能信号的激活部分期间，所述第一缓冲器通过将数据输入/输出单元的电压电平与从所述第一复用器输出的所述参考电压的电压电平进行比较来输出写入数据，并且在所述数据输出使能信号的激活部分期间，所述第一缓冲器通过将所述数据I/O单元的电压电平与从所述第一复用器输出的所述参考电压的电压电平进行比较来输出第一输出电平检测信号。

6.根据权利要求5所述的半导体装置，其中所述数据输入缓冲器还包括：

逻辑门，所述逻辑门基于所述数据输出使能信号和所述数据输入使能信号输出作为逻辑运算结果的数据I/O使能信号；

第一开关，所述第一开关基于所述数据输入使能信号来耦合所述第一缓冲器的第一电流路径；以及

第二开关，所述第二开关基于所述数据I/O使能信号来耦合所述第一缓冲器的第二电流路径。

7.根据权利要求6所述的半导体装置，其中所述数据输入缓冲器还包括：

第二复用器，所述第二复用器基于所述数据输出使能信号来选择所述第一参考电压和第三参考电压中的一个参考电压，并且输出所选择的参考电压；

第二缓冲器，在所述数据输入使能信号的所述激活部分期间，所述第二缓冲器通过将所述数据I/O单元的电压电平与从所述第二复用器输出的所述参考电压的电压电平进行比较来输出所述写入数据，并且在所述数据输出使能信号的所述激活部分期间，所述第二缓冲器通过将所述数据I/O单元的电压电平与从所述第二复用器输出的所述参考电压的电压电平进行比较来输出第二输出电平检测信号；

第三开关，所述第三开关基于所述数据输入使能信号来耦合所述第二缓冲器的第一电流路径；以及

第四开关，所述第四开关基于所述数据I/O使能信号来耦合所述第二缓冲器的第二电流路径。

8.根据权利要求7所述的半导体装置，其中所述第二参考电压的电压电平高于所述第一参考电压的电压电平，并且所述第三参考电压的电压电平低于所述第一参考电压的电压电平。