[发明专利]一种单线级联电路的数据传输方法及LED芯片级联系统

权利要求书

1.一种单线级联电路的数据传输方法，其特征在于，包括：

本级电路对输入数据波形进行检测，当检测到所述输入数据波形为特定波形时，启动解码时钟，启动时刻为t0；所述特定波形包括所述输入数据波形的上升沿；

在t1时刻产生第一数据波形并传输给下一级电路；其中，所述下一级电路与所述本级电路通过单根信号线连接；

在t2时刻对所述输入数据波形进行采样及判断；当判断输入数据为比特0时，将所述第一数据波形改为第二数据波形并停止所述解码时钟；当判断所述输入数据为比特1时，在t3时刻将所述第一数据波形改为所述第二数据波形并停止所述解码时钟；其中，所述第二数据波形与所述第一数据波形为两种不同电平的数字信号波形；

从所述解码时钟停止时起直到下一个所述t1时刻，所述第二数据波形被单线传输给所述下一级电路；

其中，所述输入数据包括所述比特0和所述比特1；所述输入数据采用归零码表示，所述归零码以高电平开始且以低电平结束；所述比特0的所述归零码时长为T0，所述比特1的所述归零码时长为T1，所述T1大于所述T0；所述T0包括高电平时长T0H和低电平时长T0L；所述T1包括高电平时长T1H和低电平时长T1L；所述T1H大于所述T0H，且所述T1H与所述T0H之差大于设定值；所述T1H大于或等于2倍T0H；所述T0L和所述T1L均大于或等于所述T0H；

所述t1时刻为所述t0时刻后的所述解码时钟的第K个下降沿；

所述t2时刻为从所述t1时刻起且经过所述T0H后的所述解码时钟的第L个下降沿；

所述t3时刻为从所述t1时刻起且经过所述T1H后的所述解码时钟的第M个下降沿。

2.根据权利要求1所述的单线级联电路的数据传输方法，其特征在于，

所述第一数据波形为高电平波形；

所述第二数据波形为低电平波形。

3.根据权利要求2所述的单线级联电路的数据传输方法，其特征在于，

所述解码时钟包括高速时钟和低速时钟；

所述解码时钟的周期小于或等于所述T0H时长。

4.一种LED芯片级联系统，其特征在于，包括多颗相互级联的LED芯片，其中，每颗所述LED芯片通过单根信号线与下一级所述LED芯片连接；每颗所述LED芯片通过如权利要求1至3任一项所述的单线级联电路的数据传输方法将数据传输给下一级所述LED芯片。

5.根据权利要求4所述的LED芯片级联系统，其特征在于，

所述数据包括多组数据指令，每一组所述数据指令用于一颗所述LED芯片的显示驱动；每一组所述数据指令适于表达3 路 RGB 或4路RGBW的信息。

6.根据权利要求5所述的LED芯片级联系统，其特征在于，

每一颗所述LED芯片从多组所述数据指令中提取用于本级所述LED芯片的所述数据指令，然后将其余所述数据指令传输给下一级所述LED芯片；其中，用于本级的所述数据指令为本级所述LED芯片接收到的第一组所述数据指令。

7.根据权利要求6所述的LED芯片级联系统，其特征在于，所述LED芯片包括滤波模块、解码模块、解码振荡模块、输出驱动模块、转换控制模块和LED驱动模块，其中，

所述滤波模块用于对输入数据波形进行滤波，然后传递给所述解码模块；

所述解码模块用于对所述输入数据波形进行检测，以及对所述输入数据波形进行采样及判断，以及产生第一数据波形和第二数据波形，以及控制解码时钟的启停；所述解码模块还用于提取本级的所述数据指令并传递给所述转换控制模块；

所述解码振荡模块用于产生所述解码时钟并提供给所述解码模块使用；

所述输出驱动模块用于将所述解码模块产生的所述第一数据波形和所述第二数据波形输出给下一级所述LED芯片；

所述转换控制模块用于将用于本级的所述数据指令转换为脉宽调制PWM数据，然后传递给所述LED驱动模块；

所述LED驱动模块用于将所述PWM数据输出给LED灯，驱动所述LED灯显示。