[发明专利]一种高压JFET器件

说明书

本发明提供一种高压JFET器件，包括p型衬底、n型漂移区、p型体区、psupgt;+/supgt;区、第一p型降场层、第二p型降场层、nsupgt;+/supgt;有源区、nsupgt;+/supgt;漏区、场氧化层、n型漂移区、多晶硅栅；n型漂移区内部表面nsupgt;+/supgt;源区和p型体区之间包括多个可变掺杂区，多个可变掺杂区沿Y方向、或者X方向交替分布，相邻可变掺杂区之间为p型衬底，可变掺杂区为条形或块状；本发明在器件尺寸不变的前提下，在JFET中引入了一个稀释电阻区域，以减轻空间电荷调制效应，从而增大器件的开态击穿电压。

技术领域

本发明属于半导体功率器件技术领域。尤其是一种高压JFET器件。

背景技术

对于传统的HV JFET，ON-BV远小于OFF-BV，不能满足高压启动电路中的应用要求。高压JFET在实际工作时，由于空间电荷调制，造成开态击穿电压降低。使得器件在高压应用时，发生开态击穿，限制了高压JFET器件在高压功率集成电路中的应用，尤其是在要求较高电流能力的电路中。在器件尺寸不变的前提下，在JFET中引入了一个稀释电阻区域，以减轻空间电荷调制效应，同时通过适当增加深N阱剂量，弥补由于割条牺牲的电流能力并使ON-BV接近OFF-BV。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压JFET器件。

为实现上述发明目的，本发明技术方案如下：

一种高压JFET器件，包括p型衬底1、p型衬底1上方的n型漂移区2、n型漂移区2内部的p型体区6、p型体区6内部的p⁺区4和第一p型降场层71，p型体区6内部的p⁺区4位于第一p型降场层17的上方，p型体区6右侧的n型漂移区2内部设有第二p型降场层72，n型漂移区2内部左上方设有n⁺有源区3；n型漂移区2内部右上方设有n⁺漏区5，第二p型降场层72上方为场氧化层9，第二p型降场层72和场氧化层9之间为n型漂移区，多晶硅栅8覆盖部分p型体区6、部分场氧化层9、和部分n型漂移区2的上表面，

在平行于器件表面的平面上，沿从n⁺有源区3到n⁺漏区5的方向为Y方向，沿垂直于从n⁺有源区3到n⁺漏区5的方向为X方向，n型漂移区2内部表面n⁺源区3和p型体区6之间包括多个可变掺杂区10，多个可变掺杂区10沿Y方向、或者X方向交替分布，相邻可变掺杂区10之间为p型衬底1，可变掺杂区10为条形或块状。

作为优选方式，可变掺杂区10沿Y方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在Y方向上的条宽为Lb，各La相同，各Lb相同。

作为优选方式，可变掺杂区10沿Y方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在Y方向上的条宽为Lb，在Y方向上各间距La渐变，各条宽Lb相同。

作为优选方式，可变掺杂区10沿Y方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在Y方向上的条宽为Lb，各间距La相同，在Y方向上各条宽Lb渐变。

作为优选方式，可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，各La相同，各Lb相同。

作为优选方式，可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，沿X方向上间距La渐变、各条宽Lb相同。

作为优选方式，可变掺杂区10沿X方向交替分布，可变掺杂区10为条形，相邻可变掺杂区10的间距为La，可变掺杂区10在X方向上的条宽为Lb，沿X方向上各间距La相同、条宽Lb渐变。