[发明专利]压电MEMS硅谐振器及其形成方法、电子设备

说明书

本发明公开了一种压电MEMS硅谐振器及其形成方法，以及电子设备。该压电MEMS硅谐振器包括：硅基底；下空腔，下空腔的顶平面高于或者低于基底的顶平面；位于下空腔之上的保留硅层；位于保留硅层之上的压电层和上电极。形成方法包括：提供硅基底；在硅基底之上依次形成牺牲硅层、保留硅层、压电层和上电极；开刻蚀窗，去除牺牲硅层以形成下空腔，其中，牺牲硅层为第二掺杂浓度P型掺杂的情况下，硅基底与保留硅层二者中之一为普通N型掺杂，二者中另一为第一掺杂浓度P型掺杂，或者，牺牲硅层为第二掺杂浓度N型掺杂的情况下，硅基底与保留硅层二者中之一为普通P型掺杂，二者中另一为第一掺杂浓度N型掺杂，所述第一掺杂浓度大于所述第二掺杂浓度。

技术领域

本发明涉及谐振器技术领域，具体涉及一种压电MEMS硅谐振器及其形成方法，以及一种电子设备。

背景技术

压电MEMS硅谐振器是一类以硅为谐振主体利用压电薄膜的压电效应进行机械驱动及电信号检测的MEMS谐振器，这类器件在加工过程通常需要将器件部分悬空，当前这类谐振器大多采用以下两种方法制作。

(1)参考图1和图2，1001为SOI硅片的底硅层，1002为SOI硅片的埋氧层，1003为SOI硅片的顶硅层，1004为下电极，1005为压电层，1006为上电极。如图1在SOI硅片的顶硅层中制作好悬臂梁后，从背面刻蚀将底硅除去，最后用HF洗掉埋氧层使悬臂梁得到释放，得到图2所示结构。这种工艺通常叫做背刻工艺。由于谐振器在使用时通常需要密封封装，因此背刻工艺制作的器件需要在顶底两面均进行封装，从而使器件加工成本以及最终厚度增加，另一方面，采用背刻工艺会使衬底强度降低，不利于器件高密度排列，从而导致整片晶圆上器件数量减少，单个器件成本增加。

(2)通过带空腔的SOI硅片制作，其制作流程一般为：在带空腔的SOI上依次沉积并图形化下电极、压电层、上电极，随后将梁的自由端及两侧的顶硅和埋氧层刻蚀掉使梁释放，最后用键合硅帽的方式进行封装。在这个工艺过程中存在很多缺点，首先，由于空腔SOI的空腔内气压较低，通常在大气压力下空腔上的顶硅层会发生凹陷，在空腔上制作的器件也会相应的弯曲；当梁被释放后空腔与大气连通，顶硅和埋氧层趋向于恢复平直状态而电极层和压电层的初始状态是弯曲状态，因此在这个过程中顶硅和压电层之间产生较大应力。该应力将导致器件品质因数Q降低。其次，带空腔的SOI需要根据不同谐振器定制，因此，制作周期较长，且非常昂贵，因此采用空腔SOI制造的器件成本也随之升高。

采用以上两种工艺制作的器件还有共同的缺点，虽然悬臂梁被释放但其固定端由SOI原有的硅-氧化硅界面固定在底硅上，这一固定属于刚性连接，因而SOI中寄生应力、封装应力、环境热应力等都将严重影响器件的性能，导致谐振频率漂移，稳定性不高。同时，谐振器等器件很容易受到外界冲击、振动、热噪音等影响，通过这两种工艺制作的器件不能有效地屏蔽这些噪音。因此，采用传统工艺制作的器件很难进一步提高品质因数及稳定性，成为实现产品商业化的关键障碍。

发明内容

有鉴于此，本发明提出一种谐振频率漂移较少，稳定性较高的压电MEMS硅谐振器及其制造方法，以及包括该压电MEMS硅谐振器的电子设备。

本发明第一方面提出一种压电MEMS硅谐振器，包括：硅基底；位于所述硅基底之上的下空腔，所述下空腔的顶平面高于或者低于所述基底的顶平面；位于所述下空腔之上的保留硅层；位于所述保留硅层之上的依次堆叠的压电层和上电极。

可选地，所述保留硅层为单晶硅。

可选地，所述硅基底与所述保留硅层二者中之一为普通N型掺杂，二者中另一为第一掺杂浓度P型掺杂；或者，所述硅基底与所述保留硅层二者中之一为普通P型掺杂，二者中另一为第一掺杂浓度N型掺杂。

可选地，所述第一掺杂浓度为10¹⁹至9×10²⁰cm^-3。

可选地，还包括：位于所述保留硅层与所述压电层之间的下电极。