[发明专利]一种快照式套刻误差测量装置及其测量方法

说明书

本发明属于集成电路制造在线测量相关技术领域，其公开了一种快照式套刻误差测量装置及其测量方法，该方法包括：将探测光依次进行偏振延迟得到测量光谱；对所述测量光谱进行傅里叶分析获得所述测量光谱的频域信号并对所述频域信号进行分通道频域分析获得所述待测套刻样件的穆勒矩阵非对角元素的线性组合；对所述穆勒矩阵非对角元素的线性组合进行处理获得所述待测套刻样件的套刻误差。本申请无需对穆勒矩阵的全部16个元素都进行测量，只需要对套刻误差敏感的几个非对角穆勒矩阵元素进行测量即可，所涉及的载频通道少，可用于从可见光波段至红外波段宽光谱范围穆勒矩阵元素的快速测量。

技术领域

本发明属于集成电路制造在线测量相关技术领域，更具体地，涉及一种快照式套刻误差测量装置及其测量方法。

背景技术

光刻技术是集成电路(IC，Integrated Circuit)制造中一种非常重要的工艺手段。套刻误差(overlay)是指在曝光时，当前层(曝光显影后光刻胶上保留的图案)与参考层(晶圆上已有图案)之间的对准误差，亦即与当前层设计位置的相对偏移量。套刻误差与分辨率和产率并从成为光刻机的三大性能指标，其快速测量与精确评估是保证光刻机运行参数优化与工艺良率控制的关键。在半导体制造过程中，必须用专用的套刻误差测量装置对套刻误差进行精确测量，计算所需要的套刻误差修正量，并将其反馈至光刻机的对准控制系统对套刻误差进行修正。在实际应用中，为保证设计在上下两层间的电路能可靠连接，通常要求关键光刻层中当前层与前层的套刻误差必须小于图形特征线宽的1/3～1/5。当前，国际半导体技术节点已减小至7nm节点，未来关键光刻层的套刻误差将减小至亚纳米量级，这对套刻误差测量技术提出了极为严苛的要求。

论文“Device based in-chip critical dimension and iverlay metrology”中提出利用零级衍射光对应的穆勒矩阵来测量套刻误差。具体而言，可以利用零级衍射光对应的穆勒矩阵的非对角元素的线性组合ΔM(ΔM可以为M₁₃+M₃₁、M₂₃+M₃₂、M₄₁-M₁₄或M₄₂-M₂₄)与套刻误差OV之间的近似线性关系求解套刻误差，即：

ΔM＝K×OV (a)

基于公式(a)，分别在两块套刻标记上预设+D与-D的偏差，使两个标记中总的套刻误差分别(OV+D)与(OV-D)，分别测量两块标记的零级衍射光对应的穆勒矩阵的非对角元素组合ΔM⁺与ΔM^-，利用公式(b)～(d)即可求得套刻误差OV：

ΔM⁺＝K×(OV+D) (b)

ΔM^-＝K×(OV-D) (c)

采用公式(a)～(b)进行套刻误差测量的方法也被称为基于经验衍射的套刻误差(eDBO，empirical Diffraction-Based Overlay)测量方法。