[发明专利]测试电路、方法及其三维芯片

权利要求书

1.一种测试电路，用于对三维芯片进行测试，其特征在于，所述三维芯片包括逻辑电路、存储阵列及连接所述逻辑电路及所述存储阵列的键合通路，所述键合通路至少包括第一键合通路与第二键合通路，所述逻辑电路包括写控制模块及读控制模块，所述测试电路包括：

第一测试模块，与所述写控制模块、所述读控制模块、所述第一键合通路及所述第二键合通路相连，用于接收第一控制信号，并根据所述第一控制信号控制所述写控制模块与所述读控制模块直接相连，以对所述逻辑电路进行测试；

第二测试模块，与所述存储阵列、所述第一键合通路、及所述第二键合通路相连，用于接收第二控制信号，所述第一测试模块及所述第二测试模块根据所述第一控制信号及所述第二控制信号控制所述写控制模块经所述第一键合通路、所述第二键合通路与所述读控制模块相连，以对所述逻辑电路、所述第一键合通路、所述第二键合通路进行测试；以及根据所述第一控制信号及所述第二控制信号控制所述存储阵列经所述第一键合通路与所述写控制模块相连，且经所述第二键合通路与所述读控制模块相连，以对所述逻辑电路、所述第一键合通路、所述第二键合通路及所述存储阵列进行测试。

2.根据权利要求1所述的测试电路，其特征在于，所述第一测试模块包括第一反相器及与所述第一反相器相连的第一电路选通单元，所述第一反相器用于接收所述第一控制信号，并输出对应的第一反相信号至所述第一电路选通单元，通过所述第一电路选通单元控制所述写控制模块与所述第一键合通路的连接断开，所述读控制模块与所述第二键合通路的连接断开、且所述写控制模块与所述读控制模块直接相连。

3.根据权利要求2所述的测试电路，其特征在于，所述第一电路选通单元包括第一开关、第二开关及第三开关，所述第一开关的第一端连接至所述写控制模块、第二端连接经所述第一键合通路连接至所述第二测试模块，第三端连接至所述第一反相器的输出端，所述第二开关的第一端连接至所述读控制模块，第二端经所述第二键合通路连接至所述第二测试模块，第三端连接至所述第一反相器的输出端，所述第三开关的第一端连接至所述写控制模块、第二端连接至所述读控制模块、第三端连接至第一反相器的输入端。

4.根据权利要求3所述的测试电路，其特征在于，所述第二测试模块包括第二反相器及与所述第二反相器相连的第二电路选通单元，所述第二反相器用于接收所述第二控制信号，并输出对应的第二反相信号至所述第二电路选通单元，通过所述第一电路选通单元及所述第二电路选通单元控制所述写控制模块经所述第一键合通路、所述第二键合通路与所述读控制模块相连，以对所述逻辑电路、所述第一键合通路、所述第二键合通路进行测试；以及根据所述第一控制信号及所述第二控制信号控制所述存储阵列经所述第一键合通路与所述写控制模块相连，且经所述第二键合通路与所述读控制模块相连，以对所述逻辑电路、所述第一键合通路、所述第二键合通路及所述存储阵列进行测试。

5.根据权利要求4所述的测试电路，其特征在于，所述第二电路选通单元包括第四开关、第五开关及第六开关，所述第四开关的第一端连接至所述存储阵列、第二端经所述第一键合通路连接至所述第一开关的第二端、第三端连接至所述第二反相器的输出端；所述第五开关的第一端连接至所述存储阵列，第二端经所述第二键合通路连接至所述第二开关的第二端、第三端连接至所述第二反相器的输出端，所述第六开关的第一端连接至所述第四开关的第二端、第二端连接至所述第五开关的第二端、第三端连接至第二反相器的输入端。

6.一种测试方法，用于对三维芯片进行测试，所述三维芯片包括逻辑电路、存储阵列及连接所述逻辑电路及所述存储阵列的键合通路，所述键合通路至少包括第一键合通路与第二键合通路，所述逻辑电路包括写控制模块及读控制模块，其特征在于，所述方法包括：

控制所述写控制模块与所述读控制模块直接相连，以对所述逻辑电路进行测试；

控制所述写控制模块经所述第一键合通路、所述第二键合通路与所述读控制模块相连，以对所述逻辑电路、所述第一键合通路、所述第二键合通路进行测试；以及

控制所述存储阵列经所述第一键合通路与所述写控制模块相连，且经所述第二键合通路与所述读控制模块相连，以对所述逻辑电路、所述第一键合通路、所述第二键合通路及所述存储阵列进行测试。