[发明专利]一种时钟产生电路以及芯片

说明书

本发明提供一种时钟产生电路以及芯片，其中，时钟产生电路包括：锁相环电路，用于接收第一时钟信号并进行处理以产生第二时钟信号；动态切换电路，接收第一时钟信号和第二时钟信号，根据时钟选择信号而选择性地输出第一时钟信号或第二时钟信号，并在时钟切换过程中确保输出的时钟信号无毛刺。

技术领域

本发明涉及时钟控制领域，特别是涉及一种时钟产生电路以及芯片。

背景技术

PLL(Phase Locked Loop，锁相环)用来产生高频时钟信号，使ASIC(application-specific integrated circuit，特定应用的集成电路)正常工作。一般的晶振由于工艺与成本原因，频率做不到很高，而在高频应用时，需要利用锁相环路实现高频的时钟信号。

现有的时钟信号在切换时，受切换时刻影响，切换出的时钟可能会有毛刺产生，时钟的毛刺会导致亚稳态在整个系统传播，从而影响整个系统的稳定性。

发明内容

本发明提供一种时钟产生电路以及芯片，其能够在时钟切换过程中确保输出的时钟信号无毛刺。

为解决上述技术问题，本发明提供的第一个技术方案为：提供一种时钟产生电路，包括：锁相环电路，用于接收第一时钟信号并进行处理以产生第二时钟信号；动态切换电路，接收第一时钟信号和第二时钟信号，根据时钟选择信号而选择性地输出第一时钟信号或第二时钟信号，并在时钟切换过程中确保输出的时钟信号无毛刺。

其中，动态切换电路包括：同步门控模块，接收第一时钟信号和第二时钟信号，对切换控制信号进行跨时钟域处理，以及对第一时钟信号和第二时钟信号进行遮蔽，根据跨时钟域处理后的切换控制信号而选择性地输出遮蔽后的第一时钟信号或第二时钟信号，并产生反馈信号；互锁模块，接收时钟选择信号和反馈信号，以产生切换控制信号，从而使第一时钟信号和第二时钟信号对应的切换控制信号互锁，以保证在时钟切换过程中选择输出的第一时钟信号或第二时钟信号无毛刺；时钟输出模块，连接同步门控模块以接收同步门控模块选择输出的第一时钟信号或第二时钟信号，并进行输出。

其中，同步门控模块包括：第一同步门控单元，接收第一时钟信号，并连接互锁模块以接收第一切换控制信号，对第一切换控制信号进行跨时钟域处理，以及对第一时钟信号进行遮蔽，根据跨时钟域处理后的第一切换控制信号而选择性地输出遮蔽后的第一时钟信号，并产生第一反馈信号；第二同步门控单元，接收第二时钟信号，并连接互锁模块以接收第二切换控制信号，对第二切换控制信号进行跨时钟域处理，以及对第二时钟信号进行遮蔽，根据跨时钟域处理后的第二切换控制信号而选择性地输出遮蔽后的第二时钟信号，并产生第二反馈信号；其中，互锁模块接收第一同步门控单元的第一反馈信号，根据第一反馈信号和时钟选择信号而产生第二切换控制信号；互锁模块还接收第二同步门控单元的第二反馈信号，根据第二反馈信号和时钟选择信号而产生第一切换控制信号，以使第一切换控制信号和第二切换控制信号互锁。

其中，第一同步门控单元或第二同步门控单元包括：跨时钟域子单元，接收第一时钟信号或第二时钟信号作为时钟信号，并连接互锁模块以接收第一切换控制信号或第二切换控制信号，对第一切换控制信号或第二切换控制信号进行跨时钟域处理，并以跨时钟域处理后的第一切换控制信号或第二切换控制信号作为使能信号；门控器，其使能端接收使能信号，其时钟输入端接收第一时钟信号或第二时钟信号，以根据使能信号而对第一时钟信号或第二时钟信号进行遮蔽，并选择性地在时钟输出端输出遮蔽后的第一时钟信号或第二时钟信号；反馈子单元，连接跨时钟域子单元以接收使能信号，对使能信号反相后以产生第一反馈信号或第二反馈信号。

其中，跨时钟域子单元包括：第一寄存器，其时钟端用于接收第一时钟信号或第二时钟信号，其数据输入端用于接收第一切换控制信号或第二切换控制信号，其复位端用于接收复位信号；第二寄存器，其时钟端用于接收第一时钟信号或第二时钟信号，其数据输入端连接第一寄存器的数据输出端，其复位端用于接收复位信号，其数据输出端用于输出跨时钟域处理后的第一切换控制信号或第二切换控制信号以作为使能信号。