[发明专利]半导体器件及其制备方法

说明书

本发明提供了一种半导体器件及其制备方法，衬底具有存储单元区、外围电路区以及位于存储单元区及外围电路区之间的交界区；多条位线位于衬底上且沿第一方向间隔排布，并从存储单元区沿第二方向延伸至交界区内；多条虚拟线位于交界区的衬底上，一条虚拟线与一条位线的端部对接且沿第二方向对齐，每条虚拟线包括依次堆叠于衬底上的第一绝缘层和第二绝缘层。本发明中，第一绝缘层底部的横向宽度大于顶部的横向宽度，通过增加虚拟线底部的宽度增强虚拟线的强度，防止虚拟线由于高度和宽度之比较大发生倒伏，提高了器件的性能和稳定性；并且，由于只增加了虚拟线底部的宽度，不会影响器件的各项参数。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。

背景技术

存储器，例如动态随机存储器(Dynamic Random Access Memory，DRAM)，其通常具有存储单元阵列，所述存储单元阵列中包括多个呈阵列式排布的存储单元。所述存储器具有多条字线结构和位线结构，字线结构埋入在衬底中，位线结构形成在衬底上且与相应的存储单元电性连接，并且所述存储器还包括电容结构，所述电容结构用于存储代表存储信息的电荷，以及所述存储单元可通过一节点接触结构电性连接所述电容结构，从而实现各个存储单元的存储功能。

存储器还具有存储单元区及外围电路区，其中，存储单元区用于形成存储器的存储单元，外围电路区用于形成存储器的外围电路，存储单元区与外围电路之间的交界处还会存在交界区。目前，交界区内的虚拟线的高度和宽度之比较大，容易倒伏，从而导致存储器的性能和稳定性下降。

发明内容

本发明的目的在于提供一种半导体器件及其制备方法，用于解决交界区内的虚拟线的高度和宽度之比较大，容易倒伏，进而导致器件的性能和稳定性下降的问题。

为了达到上述目的，本发明提供了一种半导体器件，包括：

衬底，具有存储单元区、外围电路区以及位于所述存储单元区及所述外围电路区之间的交界区；

多条位线，位于所述衬底上且沿第一方向间隔排布，并从所述存储单元区沿第二方向延伸至所述交界区内；

多条虚拟线，位于所述交界区的衬底上，一条所述虚拟线与一条所述位线的端部对接且沿所述第二方向对齐，每条所述虚拟线包括依次堆叠于所述衬底上的第一绝缘层和第二绝缘层，其中，所述第一绝缘层底部的横向宽度大于顶部的横向宽度。

可选的，所述第一绝缘层底部的横向宽度大于顶部的横向宽度的两倍。

可选的，所述第一绝缘层自底部至顶部的横向宽度逐渐减小。

可选的，所述第一绝缘层沿第三方向的截面为梯形。

可选的，所述虚拟线的深宽比大于10。

可选的，还包括第一侧墙和第二侧墙，所述第一侧墙覆盖所述虚拟线的侧壁，所述第二侧墙覆盖所述位线的侧壁。

每条所述虚拟线还包括第三绝缘层，所述第三绝缘层位于所述第一绝缘层及第二绝缘层之间。

可选的，所述第一绝缘层、第二绝缘层及第三绝缘层均至少包含两种及两种以上的绝缘材料。

可选的，所述虚拟线的第一绝缘层的底部的部分厚度横向延伸至与相邻的虚拟线的第一绝缘层的底部连接，以覆盖所述交界区的衬底的部分表面。

本发明还提供了一种半导体器件的制备方法，包括：

提供衬底，所述衬底具有存储单元区、外围电路区以及位于所述存储单元区及所述外围电路区之间的交界区；

形成多条位线于所述衬底上，所述位线沿第一方向间隔排布，并从所述存储单元区沿第二方向延伸至所述交界区内；以及；