[发明专利]三维集成电路模块及制作方法

说明书

本发明涉及一种三维集成电路模块及制作方法。所述三维集成电路模块中，在半导体结构位于顶部的基片中形成有连接内部的指定金属层的导通孔，而且还形成有避开所述导通孔排布的沟槽，所述第一钝化层悬空覆盖所述沟槽，所述第一钝化层和所述沟槽围成热导流通道。所述热导流通道可以作为散热介质通道，在所述三维集成电路模块工作中促进散热，所述三维集成电路模块的散热能力较高，避免出现发热量过大或者散热不均匀的问题，有助于优化三维集成电路模块的性能和稳定性。所述制作方法可用于制作上述三维集成电路模块。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种三维集成电路模块及制作方法。

背景技术

电子产品的迅猛发展是当今封装技术进化的主要驱动力，小型化、高密度、高频高速、高性能、高可靠性和低成本是先进封装的主流发展方向，其中系统级封装是最重要也是最有潜力满足这种高密度系统集成的技术之一。系统级封装将多个具有不同功能或采用不同工艺制备的有源器件、无源器件、MEMS器件或者分立芯片(如光电芯片、生物芯片、存储芯片、逻辑芯片、计算芯片)等进行三维集成组装而形成三维集成电路(Three-DimensionalIntegrated Circuit，3D IC)模块，在实现强大的系统功能的同时使系统小型化。例如，目前用于一些新兴领域(如边缘计算、人工智能)中的一种三维集成电路模块即是由逻辑芯片和存储芯片通过三维集成形成的系统级芯片产品，其同时利用逻辑芯片进行高速运算和利用存储芯片进行高速存储。

上述三维集成电路模块虽然通过系统级封装在较小的面积内实现了优越功能，但是，模块单位面积内的功耗很高，容易出现散热不足的问题。例如，在边缘计算或人工智能领域，逻辑芯片的计算量巨大，功耗很高，模块总功率甚至达到100W以上，另外还会出现散热不均匀的问题。发热量过大或者散热不均匀的问题会造成芯片性能和稳定性下降，如模块中DRAM存储芯片会因逻辑芯片发热量过大而导致刷新时间不稳定。

发明内容

为了提高散热能力，本发明提供了一种三维集成电路模块。另外还提供一种三维集成电路模块的制作方法。

一方面，本发明提供一种三维集成电路模块，所述三维集成电路模块包括半导体结构及位于所述半导体结构上的第一钝化层，所述半导体结构包括从下至上依次叠加设置的至少两个基片，所述基片之间电性互连，并且，所述半导体结构在位于顶部的所述基片中形成有连接内部的指定金属层的导通孔；其中，所述半导体结构在位于顶部的所述基片中还形成有避开所述导通孔排布的沟槽，所述第一钝化层悬空覆盖所述沟槽，所述第一钝化层和所述沟槽围成热导流通道。

可选的，所述热导流通道包括至少一个散热介质进口和至少一个散热介质出口，散热介质从所述散热介质进口通入所述热导流通道并从所述散热介质出口流出；所述散热介质进口设置于所述半导体结构的侧面和/或上表面，所述散热介质出口设置于所述半导体结构的侧面和/或上表面。

可选的，位于顶部的所述基片包括衬底层和位于衬底层下方的互连层，所述指定金属层位于所述互连层中，所述导通孔贯穿所述衬底层且底面位于所述互连层中。

可选的，所述热导流通道的底面位于所述衬底层中。

可选的，所述导通孔中设置有焊垫金属层，所述焊垫金属层从所述导通孔内延伸覆盖在所述第一钝化层的上表面。

可选的，所述三维集成电路模块还包括位于所述第一钝化层上的第二钝化层，所述第二钝化层限定并露出部分所述焊垫金属层，以所述第二钝化层露出的所述焊垫金属层部分作为焊垫。

可选的，所述半导体结构的上表面包括用于设置所述热导流通道的热导流区和多个用于设置一组所述导通孔和焊垫的电连接区；其中，所述热导流区和多个所述电连接区穿插设置，或者，多个所述电连接区均设置在所述热导流区外围。

一方面，本发明提供一种三维集成电路模块的制作方法，包括以下步骤：