[发明专利]集成电路结构及其形成方法

说明书

集成电路(IC)结构包括栅极结构、源极外延结构、漏极外延结构、前侧互连结构、背侧介电层、外延再生层和背侧通孔。源极外延结构和漏极外延结构分别位于栅极结构的相对侧上。前侧互连结构位于源极外延结构的前侧和漏极外延结构的前侧上方。背侧介电层位于源极外延结构的背侧和漏极外延结构的背侧上方。外延再生层位于源极外延结构和漏极外延结构中的第一个的背侧上。背侧通孔延伸穿过背侧介电层并且与外延再生层重叠。本申请的实施例还涉及形成集成电路结构的方法。

技术领域

本申请的实施例涉及集成电路结构及其形成方法。

背景技术

随着半导体工业已经发展至追求更高的器件密度、更高的性能和更低的成本的纳米技术工艺节点，来自制造和设计问题的双重挑战产生了三维设计的发展，诸如多栅极场效应晶体管(FET)，包括鳍式FET(Fin FET)和全环栅(GAA)FET。在Fin FET中，栅电极与沟道区域的三个侧面相邻，栅极介电层介于其间。因为栅极结构在三个表面上围绕(包裹)鳍，所以晶体管基本具有控制通过鳍或沟道区域的电流的三个栅极。不幸的是，第四侧(沟道的底部)远离栅电极，因此不受严格的栅极控制。相反，在GAA FET中，沟道区域的所有侧面由栅电极围绕，这允许在沟道区域中更充分的耗尽，并且由于更陡的亚阈值电流摆幅(SS)和更小的漏致势垒降低(DIBL)而产生较小的短沟道效应。

发明内容

本申请的一些实施例提供了一种集成电路(IC)结构，包括：栅极结构；源极外延结构和漏极外延结构，分别位于所述栅极结构的相对侧上；前侧互连结构，位于所述源极外延结构的前侧和所述漏极外延结构的前侧上方；背侧介电层，位于所述源极外延结构的背侧和所述漏极外延结构的背侧上方；外延再生层，位于所述源极外延结构和所述漏极外延结构中的第一个的所述背侧上；以及背侧通孔，穿过所述背侧介电层延伸至所述外延再生层。

本申请的另一些实施例提供了一种集成电路结构，包括：多个沟道层，布置为以间隔开的方式彼此堆叠；栅极结构，围绕所述多个沟道层的每个；源极外延结构和漏极外延结构，分别位于所述多个沟道层的相对端面上；前侧互连结构，位于所述源极外延结构的前侧和所述漏极外延结构的前侧上方；背侧通孔，位于所述源极外延结构和所述漏极外延结构中的第一个的背侧上方；以及外延再生层，位于所述背侧通孔与所述源极外延结构和所述漏极外延结构中的所述第一个之间。

本申请的又一些实施例提供了一种形成集成电路结构的方法，包括：在衬底上方形成晶体管，所述晶体管包括第一源极/漏极外延结构、第二源极/漏极外延结构以及横向位于所述第一源极/漏极外延结构和所述第二源极/漏极外延结构之间的栅极结构；至少去除所述衬底的部分以暴露所述晶体管的背侧；在所述晶体管的暴露的背侧上方形成背侧介电层；在所述背侧介电层中形成背侧通孔开口以暴露所述晶体管的所述第一源极/漏极外延结构的背侧；在所述晶体管的所述第一源极/漏极外延结构的所述暴露的背侧上方形成外延再生层；以及在所述背侧通孔开口中并且在所述外延再生层上方形成背侧通孔。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1、图2、图3、图4A、图5A、图6A和图7A是根据本发明的一些实施例的在制造集成电路结构中的中间阶段的立体图。

图4B、图5B、图6B、图7B、图8、图9、图10A、图11A、图12、图13A、图14A、图15A、图16A、图17A、图18A、图19A、图20A、图21A、图22A、图23A、图24A和图25是沿第一切口制造集成电路结构的中间阶段的截面图，该第一切口沿沟道的长度方向并且垂直于衬底的顶面。

图10B、图11B、图14B、图15B、图16B、图17B、图18B、图19B、图20B、图21B、图22B、图23B和图24B是沿第二切口制造集成电路结构的中间阶段的截面图，该第二切口在源极区域中并且垂直于沟道的长度方向。