[发明专利]3D存储器件及其制造方法

说明书

本申请公开了一种3D存储器件及其制造方法，该3D存储器件包括：衬底；叠层结构，包括在衬底上交替堆叠的多个第一介质层和多个间隔层，叠层结构至少包括第一存储块、第二存储块以及位于第一存储块和第二存储块之间以电隔离第一存储块和第二存储块的隔离块；以及绝缘部，自隔离块的表面向衬底方向延伸以至少切断位于顶层的间隔层，其中，各存储块中的间隔层为栅极导体层，隔离块中且未被绝缘部贯穿的各间隔层为第二介质层。该3D存储器件避免了形成连续的深槽，并通过绝缘部贯穿隔离块中位于顶层的间隔层，从而截断了第一存储块与第二存储块中顶部的间隔层的连接路径，防止第一存储块与第二存储块相互导通。

技术领域

本发明涉及存储器技术，更具体地，涉及3D存储器件及其制造方法。

背景技术

半导体技术的发展方向是特征尺寸的减小和集成度的提高。对于存储器件而言，存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度也越来越高。

为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。该3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

3D存储器件具有多个存储单元块，每相邻的两个存储单元块需要被隔离墙分隔。在形成隔离墙的工艺步骤中，需要先形成深槽，再向深槽中填充绝缘材料。若该深槽为一个连续且较长的槽，不仅刻蚀难度大，而且可能由于受力问题造成叠层结构塌陷的问题，从而影响3D存储器件的性能。

因此，希望进一步改进3D存储器件及其制造工艺，从而提高3D存储器件的良率。

发明内容

本发明的目的是提供一种改进的3D存储器件及其制造方法，通过利用交替堆叠的多个第一介质层与多个第二介质层在台阶区代替隔离墙，避免了在形成连续的深槽，从而提高了3D存储器件的良率。

根据本发明的一方面，提供了一种3D存储器件，包括：衬底；叠层结构，包括在所述衬底上交替堆叠的多个第一介质层和多个间隔层，所述叠层结构至少包括第一存储块、第二存储块以及位于所述第一存储块和所述第二存储块之间以电隔离所述第一存储块和所述第二存储块的隔离块；以及绝缘部，自所述隔离块的表面向所述衬底方向延伸以至少切断位于顶层的所述间隔层，其中，各所述存储块中的间隔层为栅极导体层，所述隔离块中且未被所述绝缘部贯穿的各所述间隔层为第二介质层。

可选地，被所述绝缘部切断的所述间隔层为所述栅极导体层。

可选地，所述衬底包括第一阵列区、第二阵列区以及位于所述第一阵列区和所述第二阵列区之间的台阶区，所述隔离块位于所述台阶区上，所述3D存储器件还包括隔离墙，位于所述第一阵列区和所述第二阵列区，贯穿所述叠层结构，并与所述绝缘部相连，其中，所述隔离墙的宽度小于所述绝缘部的宽度。

可选地，还包括平坦层，位于所述第一阵列区、所述第二阵列区以及所述台阶区，并至少覆盖所述叠层结构，其中，所述绝缘部与所述平坦层为一体结构。

可选地，还包括分别位于所述第一阵列区和所述第二阵列区上的多个沟道柱，所述多个沟道柱贯穿所述叠层结构。

根据本发明的另一方面，提供了一种3D存储器件的制造方法，包括：在衬底上形成叠层结构，包括在所述衬底上交替堆叠的多个第一介质层和多个间隔层，所述叠层结构至少包括第一存储块、第二存储块以及位于所述第一存储块和所述第二存储块之间以电隔离所述第一存储块和所述第二存储块的隔离块；以及形成绝缘部，所述绝缘部自所述隔离块的表面向所述衬底方向延伸以至少切断位于顶层的所述间隔层，其中，各所述存储块中的间隔层为栅极导体层，所述隔离块中且未被所述绝缘部贯穿的各所述间隔层为第二介质层。

可选地，被所述绝缘部切断的所述间隔层为所述栅极导体层。