[发明专利]重布线层结构及其制备方法、封装结构及其制备方法

说明书

本申请提供一种重布线层结构及其制备方法、封装结构及其制备方法，所述重布线层结构设置在相邻两个芯片之间，所述重布线层结构中将用于实现芯片之间信号连接的信号连接件(第一连接件)，以及用于实现芯片和外部电源之间电源连接的电源连接件(第二连接件、第三连接件和第四连接件)设置于同一重布线层结构中(设置于同一中介层)中，取代了现有的电源板和中介层分离的结构，该结构简单，且信号连接件和电源连接件与基板的距离一致，连接结构简单，工艺精度要求低，工艺简单，良品率大大提高。

技术领域

本申请涉及半导体封装技术领域，具体涉及一种重布线层结构及其制备方法、封装结构及其制备方法。

背景技术

在过去几十年里，如摩尔定律所预期，随着制造、封装工艺等相关技术的进步，单颗芯片上可容纳的晶体管数目确实一直在成倍增长。但是随着半导体制造工艺越来越逼近硅材料的物理极限，7nm以下的先进制程已经不能带来成本的降低，反而因为面积缩小带来设计与制造成本的巨幅提升，摩尔定律已经无法维持原有的性能与价格的比例。因此业界引入先进封装技术，可以把各种使用不同工艺制成的小面积芯片灵活集成在一起，成为一个高性能大“芯片”的同时又不至于付出过高的成本。

在后摩尔时代，2.5D硅中介层(Interposer)异构集成技术在下一代高性能运算(HPC)产品中的应用越来越普及。有别于系统单芯片(SoC)将逻辑、存储器或射频(RF)等不同的系统功能整合在单一元件的作法，硅中介层则采用模组化的方式，将不同的功能放在不同的裸芯片(die)上。其包括铜制程的微凸块(Micro Bump)和重分布层(RDL，Redistribution Layer)，芯片与芯片之间透过硅中介层的互连，其电性特征与芯片内互连的特征非常相似，此可大幅降低功耗和提高频宽。但是现有技术中，由于RDL中介层和电源板分离，一方面在多个半导体器件集成时工艺较复杂，精度要求高，另一方面RDL中介层位于电源板和基板之间，造成间距较大，需要较粗的连接件，在电源板上需要两种连接件。

发明内容

针对上述问题，本申请提供了一种重布线层结构及其制备方法、封装结构及其制备方法，解决了现有的RDL中介层和电源板分离设置导致的工艺复杂的技术问题。

第一方面，本申请提供一种重布线层结构，所述重布线层结构设置在相邻两个芯片之间，所述重布线层结构包括：

第一绝缘层；

贯穿所述第一绝缘层的多个第一连接件，用于实现相邻两个所述芯片之间的信号连接；

贯穿所述第一绝缘层且与所述多个第一连接件并排设置的多个第二连接件和多个第三连接件；

从所述第一绝缘层下表面延伸至所述第一绝缘层内部并与所述第二连接件侧面连接的多个第四连接件；

其中，所述第二连接件、所述第三连接件和所述第四连接件用于实现所述芯片与外部电源之间的电源连接。

在一些实施例中，上述重布线层结构中，所述重布线层结构还包括：

位于所述第一绝缘层上方的第二绝缘层；其中，所述第二绝缘层包括贯穿所述第二绝缘层以裸露出所述第一连接件、所述第二连接件和所述第三连接件的上表面的多个开口；

分别设置于两个所述第二连接件上方的所述开口内的第五连接件；

位于所述第五连接件上方的旁路电容；其中，所述旁路电容的两端通过所述五连接件分别与所述两个所述第二连接件连接。

在一些实施例中，上述重布线层结构中，所述第一绝缘层包括第一子绝缘层，以及与所述第一子绝缘层并排设置的第二子绝缘层和第三子绝缘层；

其中，所述第一连接件贯穿所述第一子绝缘层，所述第二连接件贯穿所述第二子绝缘层，所述第三连接件贯穿所述第三子绝缘层。

在一些实施例中，上述重布线层结构中，