[发明专利]一种补偿负电容晶体管内部栅电势损失的方法

说明书

本发明公开了一种补偿负电容晶体管在高漏极电压下靠近漏极侧内栅电势损失的方法，本发明在现有的N型负电容晶体管制作过程中，增加一道P型离子的沟道注入步骤。具体实施方法为：在完成N型负电容晶体管的金属栅极TiN材料积淀工艺之后，在靠近漏端(drain)的沟道区域局部额外注入一定浓度的P型离子，目的是提高漏极与沟道交界处局部区域的P型离子的掺杂浓度，并且保持之后的现有工艺技术和步骤都不变。其特点是这种方法与现有nNCFET工艺具有很好的兼容性，制造过程没有明显的增加工艺难度与复杂度。本发明通过可以缓解负电容晶体管输出电流随着漏极电压升高而下降导致的负微分电阻现象，保持了nNCFET优良的性能。

技术领域

本发明属于半导体新型集成信息器件领域，涉及一种补偿负电容晶体管内部栅电势损失的方法。

背景技术

现代信息社会对集成电路芯片性能的要求越来越高，迫使组成芯片系统基本单元的金属-氧化物-半导体场效应晶体管(MOSFET)的沟道尺寸不断缩小，从而使芯片获得了更高的集成度。当器件的特征尺寸进入纳米尺度，随着集成度的提高，芯片的功耗密度也在不断的增加。因此，过多的芯片内功耗密度不可避免地消耗更多的能量，给可穿戴设备及物联网设备的电池持续供电带来巨大的挑战，成为芯片技术进一步发展的障碍。

理论分析表明，集成芯片上功耗密度不断上升的主要原因是受玻尔兹曼热力学限制，传统晶体管的亚阈值摆幅(SS)在室温下存在60mV/decade的理论极限，这一限制表明为了电流上升10倍，至少需要60mV的栅极电压，从而导致阈值电压不能持续按照等比例缩小，结果是电源电压受到阈值电压的限制未能按照预期进一步降低。由于器件功耗与电源电压密切相关，导致进一步降低芯片能耗成为一个颇为棘手的问题。

为了克服上述能耗瓶颈，具有陡峭亚阈值摆幅(室温下SS低于60mV/decade)的负电容晶体管(NCFET)是最具应用前景的可选方案之一。负电容晶体管具备开关电流比高，开关活动性强，静态功耗低，驱动能力强的特点，由于制造工艺与传统CMOS技术兼容，使其在国际上备受关注。

但是，常见的N型NCFET(nNCFET)也存在固有的性能缺陷，即处于较低栅极偏置电压条件下，nNCFET在靠近漏极一侧的沟道的内栅电势(即铁电层与栅氧化层交界处的电势，如图1所示)会在漏极电压升高时出现降低现象，其结果是使得输出电流容易随着漏极电压的升高而减小，出现nNCFET的标志性现象——负微分电阻效应(NDR)，这会使其在数字电路的应用中产生滞后和时延，阻碍了该器件的逻辑电路应用。

发明内容

针对nNCFET在高漏极偏置电压下的内栅电势损失问题，本发明提出了一种补偿nNCFET靠近漏极侧内栅电势降低，进而能够提升高漏极电压下的输出沟道电流的方法。这种方法不用改变原有nNCFET的制造工艺步骤，只是通过局部工艺技术的微小调整来实现nNCFET器件总体性能的提升，可以弥补现有nNCFET的固有性能缺陷，促使nNCFET在电路中具有更好的应用前景。

本发明解决技术问题所采取的技术方案如下：

本发明是在N型负电容晶体管制作过程中，增加一道P型离子的沟道注入步骤，具体是在完成N型负电容晶体管的金属栅极TiN材料积淀工艺之后，进行轻掺杂漏离子注入工艺之前，在靠近漏端的沟道区域额外注入一定浓度的P型离子，以提高漏极与沟道交界处的P型掺杂离子的局部掺杂浓度。

优选的，注入P型离子区域长度不超过总栅长的25％，注入P型离子浓度比衬底掺杂浓度高一个量级。

优选的，注入P型离子区域的掺杂面服从高斯分布，由靠近沟道上表面与漏端交接处为最高掺杂浓度为中心，以90度扇形逐步向外降低掺杂浓度，直到最外层掺杂与衬底接近。

优选的，P型离子注入深度不超过LDD的结深。