[发明专利]一种半导体衬底及半导体结构的制备方法有效

申请号：	202110414209.2	申请日：	2021-04-16
公开（公告）号：	CN113314396B	公开（公告）日：	2023-01-31
发明（设计）人：	孔真真;亨利·H·阿达姆松;王桂磊	申请（专利权）人：	中国科学院微电子研究所;广东省大湾区集成电路与系统应用研究院
主分类号：	H01L21/02	分类号：	H01L21/02;H01L21/762;H01L31/18
代理公司：	北京辰权知识产权代理有限公司 11619	代理人：	史晶晶
地址：	100029 ***	国省代码：	北京;11
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种半导体衬底结构制备方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体衬底的制备方法，包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；第一次外延生长Ge_1‑x‑ySn_xSi_y层，0≤x0.5,0≤y≤1；外延生长N型掺杂的III‑V材料层；第二次外延生长Ge_1‑x‑ySn_xSi_y层；外延生长III‑V材料本征层；第三次外延生长Ge_1‑x‑ySn_xSi_y层；外延生长P型掺杂的III‑V材料层。本发明能够生长出高质量的III‑V材料层。

技术领域

本发明涉及半导体生产工艺领域，特别涉及一种半导体衬底及半导体结构的制备方法。

背景技术

Si基III-V材料的生长一直是困扰业界多年的难题。III-V材料包含了大部分发光材料，如果可以在Si基进行高质量生长可以实现光电材料成本的大幅度减小，同时有望实现光电子和微电子在同一芯片集成这一具有伟大前景的集成模式。

但是目前已知的方法并不能可以实现高质量III-V材料生长，常规方法是在Si基先外延锗缓冲层，然后在锗缓冲层上再外延晶格相对匹配的III-V材料，目前此种方法的位错和缺陷较多，无法实现高质量III-V材料的生长，因此也无法制备高性能III-V光电器件。

为此，提出本发明。

发明内容

本发明的主要目的在于提供一种半导体衬底的制备方法，该方法能够生长出高质量的III-V材料层。

本发明的另一目的在于提供一种半导体结构的制备方法，该方法能够生长出高质量的III-V材料层，利用其制作的器件可靠性高。

为了实现以上目的，本发明提供了以下技术方案。

一种半导体衬底的制备方法，包括：

在硅衬底上外延锗缓冲层，