[发明专利]一种报文处理方法及装置在审
申请号: | 202110407969.0 | 申请日: | 2021-04-15 |
公开(公告)号: | CN112948298A | 公开(公告)日: | 2021-06-11 |
发明(设计)人: | 郭建华 | 申请(专利权)人: | 新华三信息安全技术有限公司 |
主分类号: | G06F13/28 | 分类号: | G06F13/28;G06F13/42 |
代理公司: | 北京柏杉松知识产权代理事务所(普通合伙) 11413 | 代理人: | 项京;高莺然 |
地址: | 230001 安徽省合肥市高新区*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 报文 处理 方法 装置 | ||
本申请实施例提供了一种报文处理方法及装置。方案如下:向CPU发送多个携带标签的读请求,以使CPU向逻辑芯片反馈携带每个读请求包括的标签的数据完成报文;接收CPU反馈的携带标签的数据完成报文;将接收到的数据完成报文缓存至该数据完成报文携带的标签的值所对应的存储空间;按照多个读请求的发送顺序,处理携带每个读请求包括的标签对应存储空间中的数据完成报文。应用本申请实施例提供的技术方案,提高了CPU与逻辑芯片间的通信速率。
技术领域
本申请涉及通信技术领域,特别是涉及一种报文处理方法及装置。
背景技术
PCIE(Peripheral Component Interconnect Express,外围组件快速互连)是一种高速串行计算机扩展总线标准,其被广泛应用于计算机上的CPU(Central ProcessingUnit,中央处理器)与逻辑芯片间的通信。
由于PCIE协议不要求对端设备响应读请求的CplD(Completion with Data,数据完成)报文保序,因此,为满足通信协议对报文顺序的要求,在CPU和逻辑芯片基于PCIE协议进行通信时,一端设备向对端设备发送读请求后,当接收到对端设备响应该读请求的CplD报文后,再发送下一个读请求。
上述通信方式是通过串行直接存储器存取(Direct Memory Access,DMA)的方式实现的,即发送端必须接收到的接收端发送的CpID报文,才能发起下一次读请求,这导致CPU的批处理能力没有得到充分的利用,极大的限制了CPU与逻辑芯片间的通信速率。
发明内容
本申请实施例的目的在于提供一种报文处理方法及装置,以提高CPU与逻辑芯片间的通信速率。具体技术方案如下:
本申请实施例提供了一种报文处理方法,应用于逻辑芯片,所述逻辑芯片与CPU通过PCIE协议连接,所述逻辑芯片包括预设数量个存储空间,每一存储空间存在对应的标签的值,所述方法包括:
向所述CPU发送多个携带标签的读请求,以使所述CPU向所述逻辑芯片反馈携带每个读请求包括的标签的数据完成报文;
接收所述CPU反馈的携带标签的数据完成报文;
将接收到的数据完成报文缓存至该数据完成报文携带的标签的值所对应的存储空间;
按照多个所述读请求的发送顺序,处理携带每个读请求包括的标签对应存储空间中的数据完成报文。
可选的,所述向所述CPU发送多个携带有标签的读请求的步骤,包括:
对于每个携带有标签的读请求,检测预设令牌桶中是否有令牌,所述预设令牌桶包括预设数量个令牌;
若是,从所述预设令牌桶中取出令牌;
按照取出的令牌,向所述CPU发送该携带有标签的读请求;
所述方法还包括:
当处理一个读请求对应的数据完成报文时,产生一个令牌,并将产生的令牌加入所述预设令牌桶。
可选的,所述方法还包括:
当获取到一个读请求时,为所述读请求添加标签,并将所述标签的值加1;
当所述标签的值为所述标签的最大值时,将所述标签的值更新为0。
可选的,所述逻辑芯片包括预设变量,所述预设变量的最大值为所述预设数量,所述预设变量的值与存储空间一一对应;
所述按照多个所述读请求的发送顺序,处理携带每个读请求包括的标签对应存储空间中的数据完成报文的步骤,包括:
处理与所述预设变量的值对应的存储空间中存储的数据完成报文,并将所述预设变量的值加1;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于新华三信息安全技术有限公司,未经新华三信息安全技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110407969.0/2.html,转载请声明来源钻瓜专利网。