[发明专利]三维存储器及三维存储器的制造方法

权利要求书

1.一种三维存储器，其特征在于，包括：

存储结构，包括沿第一方向依次排布的第一存储阵列结构、台阶结构和第二存储阵列结构，所述台阶结构与所述第一存储阵列结构连接，或者所述台阶结构与所述第二存储阵列结构连接，或者所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构连接；

驱动控制结构，包含两个行解码器和两个页面缓冲器，两个所述行解码器的位置与所述台阶结构的位置相对应，且两个所述行解码器在第二方向上相互错开，所述第二方向垂直于所述第一方向；

所述页面缓冲器分别与所述第一存储阵列结构、所述第二存储阵列结构电连接；其中，一个所述行解码器通过所述台阶结构与所述第一存储阵列结构电连接，另一个所述行解码器通过所述台阶结构与所述第二存储阵列结构电连接。

2.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括第一衬底和第二衬底，所述存储结构设置在所述第一衬底上，所述驱动控制结构设置在所述第二衬底上，所述第二衬底位于所述第一衬底上且所述驱动控制结构与所述存储结构键合连接。

3.根据权利要求2所述的三维存储器，其特征在于，所述第一衬底包括沿所述第一方向依次排布的第一核心区、功能台阶区和第二核心区，所述第一衬底上设有堆栈结构，所述堆栈结构至少设置在所述第一核心区、功能台阶区及第二核心区上，所述第一存储阵列结构设置在所述堆栈结构位于所述第一核心区的区域中，所述台阶结构设置在所述堆栈结构位于所述功能台阶区的区域中，所述第二存储阵列结构设置在所述堆栈结构位于所述第二核心区的区域中。

4.根据权利要求3所述的三维存储器，其特征在于，所述台阶结构包括多个沿所述第二方向间隔排列的分区台阶结构，所述分区台阶结构与所述第一存储阵列结构电连接，或者所述分区台阶结构与所述第二存储阵列结构电连接，或者所述分区台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；相邻两个所述分区台阶结构被一个桥结构隔开，所述第一存储阵列结构与所述第二存储阵列结构通过所述桥结构电连接。

5.根据权利要求4所述的三维存储器，其特征在于，所述堆栈结构包括多层交替堆叠的介质层和栅极层；每个所述分区台阶结构包括至少一个独立台阶结构，所述独立台阶结构与所述第一存储阵列结构及所述第二存储阵列结构中的一个电连接。

6.根据权利要求5所述的三维存储器，其特征在于，所述独立台阶结构包括多级台阶，每级所述台阶的顶面暴露出所述栅极层，用于接收电信号以实现所述第一存储阵列结构与所述第二存储阵列结构的驱动控制。

7.根据权利要求6所述的三维存储器，其特征在于，所述分区台阶结构包括两个独立台阶结构，两个所述独立台阶结构沿所述第一方向间隔排列，且两个所述独立台阶结构的同一级台阶的顶面相差一层所述介质层和一层所述栅极层。

8.根据权利要求2所述的三维存储器，其特征在于，所述第二衬底包括沿所述第一方向依次排布的第一结构区和第二结构区，所述第一结构区包括沿所述第二方向排布的第一结构分区和第二结构分区，所述第一结构分区上设有第一页面缓冲器，所述第二结构分区上设有沿所述第一方向依次排布的第一控制逻辑和第一行解码器，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；所述第二结构区包括沿所述第二方向排布的第三结构分区和第四结构分区，所述第三结构分区上设有沿所述第一方向的反方向依次排布的第二控制逻辑和第二行解码器，所述第四结构分区上设有第二页面缓冲器，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接。