[发明专利]含片上ECC的信号处理电路和存储器

权利要求书

1.一种含片上ECC的信号处理电路，用于向存储单元写入数据和读出数据，其特征在于，包括：

编码模块，连接外部数据线，用于根据所述外部数据线中传输的原始数据生成ECC校验码，所述ECC校验码用于对所述原始数据在存储过程中发生的错误进行纠正；所述原始数据和所述ECC校验码构成待写入数据；

判断模块，与所述编码模块和全局数据线连接，用于输出表征所述待写入数据与所述全局数据线当前传输的数据的差异位数是否超过第一预设值的第一控制信号；

统计模块，与所述编码模块连接，用于输出第二控制信号，所述第二控制信号用于表征，所述待写入数据中高电平数据所占位数是否超过第二预设值；所述第二控制信号作为标记位数据存入所述存储单元中，以在读出数据的过程中，将所述第二控制信号读出；

数据缓冲模块，与所述编码模块和所述判断模块，用于根据所述第一控制信号，将所述待写入数据传输至所述全局数据线或将所述待写入数据进行翻转后传输至所述全局数据线；

写入模块，连接在本地数据线和所述全局数据线之间，控制所述全局数据线中的数据传输至所述本地数据线，且基于第三控制信号，判断所述全局数据线中的数据传输至所述本地数据线的过程中是否进行数据翻转，其中，所述第三控制信号用于表征所述第一控制信号的值和所述第二控制信号的值是否相同；

阵列区读写控制单元，连接所述本地数据线，用于将所述原始数据、所述ECC校验码、所述第二控制信号一并存入所述存储单元中。

2.根据权利要求1所述的含片上ECC的信号处理电路，其特征在于，所述阵列区读写控制单元还用于在读操作中，将所述存储单元中的所述原始数据、所述ECC校验码、所述第二控制信号读出至所述本地数据线上。

3.根据权利要求2所述的含片上ECC的信号处理电路，其特征在于，还包括：

检错模块，用于根据所述ECC校验码判断所述原始数据在存储期间是否发生错误，和/或对发生错误的所述原始数据进行纠错；

读出模块，用于根据读出的所述第二控制信号，控制所述本地数据线的所述原始数据和所述ECC校验码向后传输时是否需要翻转；若所述高电平数据所占位数超过所述第二预设值，则所述读出模块被配置为将所述原始数据和所述ECC校验码翻转后最终传输至所述检错模块；若所述高电平数据所占位数不超过所述第二预设值，则所述读出模块被配置为将所述原始数据和所述ECC校验码最终传输至所述检错模块。

4.根据权利要求1所述的含片上ECC的信号处理电路，其特征在于，所述判断模块包括：

检测单元，连接所述编码模块和所述全局数据线，并逐位检测所述待写入数据与所述全局数据线当前传输的数据，若待写入数据与当前位所述全局数据线传输的数据不同，则生成第一子控制信号，若待写入数据与当前位所述全局数据线传输的数据相同，则生成第二子控制信号；

获取单元，连接所述检测单元，用于获取所述第一子控制信号和所述第二子控制信号，若所述第一子控制信号个数超过所述第一预设值，则生成所述第一控制信号，所述第一预设值为所述第一子控制信号的数量与所述第二子控制信号的数量和的预设百分比。

5.根据权利要求4所述的含片上ECC的信号处理电路，其特征在于，所述预设百分比为50％。

6.根据权利要求1所述的含片上ECC的信号处理电路，其特征在于，所述第二预设值为所述待写入数据的位数的50％。

7.根据权利要求1所述的含片上ECC的信号处理电路，其特征在于，所述数据缓冲模块包括：

转换模块，用于根据第一控制信号，控制所述待写入数据传输至所述全局数据线时是否需要翻转；若所述差异位数超过所述第一预设值，则所述转换模块被配置为将所述待写入数据翻转后传输至所述全局数据线；若所述差异位数不超过所述第一预设值，则所述转换模块被配置为将所述待写入数据传输至所述全局数据线。