[发明专利]自测方法、测试装置以及计算机可读存储介质

权利要求书

1.一种自测方法，其特征在于，用于测试专用集成芯片，所述专用集成芯片设有多个存储单元，所述自测方法包括:

通过第一逻辑信号控制所述专用集成芯片切换至自测模式，且启动所述专用集成芯片的时钟锁相环；

通过参考时钟信号控制所述专用集成芯片的时钟锁相环运行，获取所述时钟锁相环的状态；

响应于所述时钟锁相环处于锁住状态，则对每个所述存储单元进行写入和读取的操作，得到测试结果。

2.根据权利要求1所述的自测方法，其特征在于，所述对每个所述存储单元进行写入和读取的操作，包括：

对每个所述存储单元写入预设数据；

从每个所述存储单元读取得到第一数据；

将所述第一数据与对应的所述预设数据进行比较，得到比较结果；

响应于所述第一数据与对应的所述预设数据相同，则得到第一比较结果；

响应于所述第一数据与对应的所述预设数据不相同，则得到第二比较结果。

3.根据权利要求2所述的自测方法，其特征在于，所述得到测试结果，包括：

接收到基于所有的所述存储单元的比较结果得到的多个输出信号，判断所述多个输出信号是否都为1；

响应于所述多个输出信号都为1，则得到所述专用集成芯片测试成功；

响应于至少一个所述输出信号不为1，则得到所述专用集成芯片测试失败。

4.根据权利要求3所述的自测方法，其特征在于，所述基于所有的所述存储单元的比较结果得到的多个输出信号，包括：

响应于所有的所述存储单元的比较结果都为所述第一比较结果，则得到所述多个输出信号都为所述1；

响应于至少一个所述存储单元的比较结果为所述第二比较结果，则得到对应的所述输出信号不为1。

5.根据权利要求1所述的自测方法，其特征在于，所述专用集成芯片设有多个第一引脚，所述通过第一逻辑信号控制所述专用集成芯片切换至自测模式，包括：

向所述多个第一引脚输入所述第一逻辑信号；

响应于所有的所述第一逻辑信号都为第一电平，则控制所述专用集成芯片切换至所述自测模式。

6.根据权利要求1-5任一项所述的自测方法，其特征在于，所述专用集成芯片进一步包括多个逻辑核心单元和多个片上网络单元，每个所述存储单元和每个所述逻辑核心单元分别与对应的所述片上网络单元连接，在所述启动所述专用集成芯片的时钟锁相环的步骤之后，所述自测方法进一步包括：

基于第二逻辑信号判断是否对所有所述逻辑核心单元进行测试；

响应于所述第二逻辑信号为第一电平，则测试所有所述逻辑核心单元，执行所述通过参考时钟信号控制所述专用集成芯片的时钟锁相环运行的步骤；

响应于所述第二逻辑信号为第二电平，则执行所述通过参考时钟信号控制所述专用集成芯片的时钟锁相环运行的步骤。

7.根据权利要求6所述的自测方法，其特征在于，所述专用集成芯片设有多个第二引脚，所述通过第二逻辑信号判断是否对所述专用集成芯片的逻辑核心单元进行测试，包括：

等待第一预设时间，向所述多个第二引脚输入所述第二逻辑信号。

8.根据权利要求6所述的自测方法，其特征在于，所述专用集成芯片设有时钟引脚，所述通过参考时钟信号控制所述专用集成芯片的时钟锁相环运行，包括：

等待第二预设时间，向所述时钟引脚输入所述参考时钟信号；

在所述通过参考时钟信号控制所述专用集成芯片的时钟锁相环运行的步骤之后，所述自测方法进一步包括：

统计测试时间，将所述测试时间与预设的时间进行比较；

响应于所述测试时间大于或等于所述预设的时间，则获取多个输出信号，重置所述测试时间，执行所述得到测试结果的步骤。