[发明专利]集成芯片和形成集成芯片的方法

说明书

本发明涉及一种集成芯片。该集成芯片包括设置在衬底上方的层间介电(ILD)结构内的第一互连件。势垒层沿着所述ILD结构的侧壁设置。该势垒层具有在所述第一互连件上方限定开口的侧壁。第二互连件设置在该势垒层上。所述第二互连件延伸穿过该势垒层中的开口且至第一互连件。本申请的实施例还涉及形成集成芯片的方法。

技术领域

本申请的实施例涉及集成芯片和形成集成芯片的方法。

背景技术

现代集成芯片包括在半导体衬底(例如硅衬底)上形成的数百万或数十亿个半导体器件。半导体器件通过互连件电耦接在一起。互连件包括设置在半导体衬底上方的介电结构内的互连线和互连通孔。通过使用互连件来将半导体器件电耦接在一起，半导体器件能够执行使集成芯片能够工作的逻辑功能。

发明内容

本申请的一些实施例提供了一种集成芯片，包括：第一互连件，设置在衬底上方的层间介电(ILD)结构内；势垒层，沿着所述ILD结构的侧壁设置且具有在所述第一互连件上方限定开口的侧壁；以及第二互连件，设置在所述势垒层上，其中所述第二互连件延伸穿过所述势垒层中的所述开口且延伸至所述第一互连件。

本申请的另一些实施例提供了一种集成芯片，包括：第一互连件，设置在衬底上方的第一层间介电(ILD)层内；第二层间介电层，设置在所述第一层间介电层上方；势垒层，沿着所述第二层间介电层的侧壁且沿着所述第一层间介电层的上表面延伸；以及第一衬垫，设置在所述势垒层上且环绕导电内部，其中所述第一衬垫延伸穿过所述势垒层至所述第一互连件。

本申请的又一些实施例提供了一种形成集成芯片的方法，包括：在衬底上方的第一层间介电(ILD)层内形成第一互连件；在所述第一层间介电层上方形成第二层间介电层；图案化所述第二层间介电层以形成限定互连开口的侧壁，所述互连开口暴露所述第一互连件的上表面；在所述第一互连件的所述上表面上形成阻挡层，其中所述阻挡层与所述第二层间介电层的所述侧壁横向地分隔开；在所述互连开口内形成势垒层；去除所述阻挡层以暴露所述第一互连件的所述上表面；以及在所述互连开口内形成第二互连件。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了具有在无势垒界面处接触的后段制程(BEOL)互连件的集成芯片的一些实施例的截面图。

图2A至图2B示出了具有在无势垒界面处接触的互连件的集成芯片的一些额外实施例。

图3示出了具有在无势垒界面处接触的互连件的集成芯片的一些可选实施例的截面图。

图4A至图4B示出了具有在无势垒界面处接触的互连件的集成芯片的一些可选实施例的截面图。

图5示出了具有在无势垒界面处接触的互连件的集成芯片的一些可选实施例的截面图。

图6至图21示出了形成集成芯片的方法的一些实施例的截面图，所述集芯片具有在无势垒界面处接触的互连件。

图22示出了形成集成芯片的方法的一些实施例的流程图，所述集成芯片具有在无势垒界面处接触的互连件。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。