[发明专利]图像传感电路以及图像深度传感系统

权利要求书

1.一种图像传感电路，其特征在于，所述图像传感电路包括：

感光像素阵列，包括复数个感光像素串行，其中所述复数个感光像素串行中每一感光像素串行分别包括复数个感光像素电路，所述复数个感光像素串行中第一感光像素串行的第一端接收第一时钟信号，所述第一时钟信号由所述第一感光像素串行的所述第一端传播至所述第一感光像素串行的第二端，所述复数个感光像素串行中第二感光像素串行的第一端接收第二时钟信号，所述感光像素阵列输出复数个像素值，其中所述复数个像素值包括复数个深度值，所述复数个深度值根据所述复数个感光像素电路所接收的所述第一时钟信

号或所述第二时钟信号来决定；

参考像素串行包括复数个参考像素电路，所述参考像素串行的第一端的一参考像素电路接收第三时钟信号，所述第三时钟信号由所述参考像素串行的所述第一端的所述参考像素电路传播至所述参考像素串行的第二端的一参考像素电路，其中所述复数个参考像素电路的每一参考像素电路对应至所述复数个感光像素串行的每一感光像素串行的一感光像素电路，所述参考像素串行输出所述复数个参考像素电路所接收的复数个接收时钟信号与所述第三时钟信号之间因传播延迟所造成的复数个相位差，所述复数个参考像素电路所接收的所述复数个接收时钟信号与所述第三时钟信号之间因传播延迟所造成的所述复数个相位差代表对应至所述每一参考像素电路的所述第三时钟信号的传播延迟；延迟拴锁回路，用于耦接所述复数个感光像素串行中每一感光像素串行以及所述参考像素串行，并将所述第一时钟信号输出至所述第一感光像素串行的所述第一端及将所述第二时钟信号输出至所述第二感光像素串行的所述第一端，以及将所述第三时钟信号输出至所述参考像素串行的所述第一端，所述第一时钟信号、所述第二时钟信号与所述第三时钟信号具有相同的延迟；以及

影像深度判断单元，耦接于所述感光像素阵列以及所述参考像素串行，

用来根据所述复数个深度值以及所述复数个相位差，判断影像深

度。

2.如权利要求1所述的图像传感电路，其特征在于，所述延迟拴锁回路包括复数个延迟拴锁单元，所述复数个延迟拴锁单元中第一延迟拴锁单元的输出端输出所述第一时钟信号至所述第一感光像素串行，所述第一延迟拴锁单元的第一输入端接收所述第二时钟信号。

3.如权利要求1所述的图像传感电路，其特征在于，所述延迟拴锁回路包括复数个延迟拴锁单元，所述复数个延迟拴锁单元中第一延迟拴锁单元的输出端输出所述第一时钟信号至所述第一感光像素串行，第二延迟拴锁单元的输出端输出所述第二时钟信号至所述第二感光像素串行，所述第一延迟拴锁单元的第一输入端耦接于所述第二延迟拴锁单元的所述输出端。

4.如权利要求1所述的图像传感电路，其特征在于，所述延迟拴锁回路包括复数个缓冲器以及复数个延迟拴锁单元，所述复数个缓冲器串联，所述复数个延迟拴锁单元分别耦接至所述复数个感光像素串行，所述复数个延迟拴锁单元中第一延迟拴锁单元的第二输入端耦接于所述复数个缓冲器中的第一缓冲器与第二缓冲器之间，所述复数个延迟拴锁单元中第二延迟拴锁单元的第二输入端耦接于所述复数个缓冲器中的第三缓冲器与第二缓冲器或第四缓冲器之间。

5.如权利要求1所述的图像传感电路，其特征在于，所述延迟拴锁回路包括复数个延迟拴锁单元，所述复数个延迟拴锁单元分别耦接至所述复数个感光像素串行，所述复数个延迟拴锁单元中第一延迟拴锁单元的第二输入端接收第一信号，所述复数个延迟拴锁单元中第二延迟拴锁单元的第二输入端接收第二信号，所述第一信号与所述第二信号具有不同的延迟。

6.如权利要求1所述的图像传感电路，其特征在于，所述延迟拴锁回路包括复数个延迟拴锁单元，所述复数个延迟拴锁单元中第一延迟拴锁单元的输出端输出所述第一时钟信号至所述第一感光像素串行，所述第一延迟拴锁单元用于使所述第一时钟信号与所述第一延迟拴锁单元的第一输入端接收的信号具有相同的延迟。