[发明专利]半导体内存装置

权利要求书

1.一种半导体内存装置，其特征在于，包括：

温度传感器，用于检测所述半导体内存装置内部的装置温度，以产生相对应的温度信号；

多个内存区块，每一个内存区块包括具有多个易失性内存单元的内存单元阵列以及多个字线，所述多个字线分别连接所述多个易失性内存单元；

刷新控制器，耦接所述温度传感器以及所述多个内存区块，监视对于所述多个字线的存取，对在规定期间内出现规定次数的存取进行检测，并且将对应于刷新操作命令的刷新操作，分配成第一刷新操作或第二刷新操作。

2.根据权利要求1所述的半导体内存装置，其中所述第一刷新操作基于所述装置温度的信息而稀化并且被启用，所述第二刷新操作基于对所述多个字线的存取量的信息而稀化并且被启用，当所述第一刷新操作及所述第二刷新操作在同一个循环中，并且不能在同一循环中执行两个内部刷新时，所述刷新控制器用以控制在所述循环中执行一个刷新操作，并且将未执行的刷新操作转移到下一个循环来执行。

3.根据权利要求1所述的半导体内存装置，其中所述第一刷新操作是用于执行CBR刷新的刷新操作，所述第二刷新操作是用于执行行干扰刷新的刷新操作。

4.根据权利要求1所述的半导体内存装置，还包括：

模式寄存器及OTP区块，耦接所述刷新控制器，依据模式信号产生第一刷新设定信息以及第二刷新设定信息，

所述刷新控制器基于刷新动作信号分别输出第一刷新信号以及第二刷新信号，并且依据所述第一刷新设定信息以及所述温度信号调整所述第一刷新信号的输出间隔，依据所述第二刷新设定信息以及所述温度信号调整所述第二刷新信号的输出间隔，

所述多个内存区块反应于所述第一刷新信号执行所述第一刷新操作，反应于所述第二刷新信号执行所述第二刷新操作，

所述刷新控制器依据所述第一刷新信号以及所述第二刷新信号产生CBR刷新地址，并且当所述第一刷新信号以及所述第二刷新信号同时输出时，各所述多个内存区块执行所述第一刷新操作以及所述第二刷新操作的其中之一。

5.根据权利要求4所述的半导体内存装置，还包括：

第一地址多路复用器，耦接所述刷新控制器以及所述多个内存区块，接收数据地址以及所述CBR刷新地址，并且依据所述刷新动作信号来选择所述数据地址或所述CBR刷新地址作为第一行地址。

6.根据权利要求5所述的半导体内存装置，其中各所述多个内存区块包括：

与门，其第一输入端耦接所述刷新动作信号，其第二输入端耦接所述第二刷新信号，并且于其输出端产生行干扰信号，

RHA检测电路，耦接所述与门的输出端，依据作用中信号、所述行干扰信号以及第二行地址，产生行干扰刷新地址；

第二地址多路复用器，其第一输入端耦接所述第一行地址，其第二输入端耦接所述行干扰刷新地址，并且依据所述行干扰信号来选择所述第一行地址或所述行干扰刷新地址作为所述第二行地址进行输出；以及

行译码器及内存区块控制，耦接所述RHA检测电路以及所述第二地址多路复用器，依据所述作用中信号来锁存所述第二行地址作为区块存取地址进行输出。

7.根据权利要求4所述的半导体内存装置，其中所述刷新控制器包括：

CBR稀化电路，基于第一时钟输出所述第一刷新信号，并且依据所述温度信号、所述第一刷新设定信息以及所述CBR刷新地址，调整所述第一刷新信号的输出间隔；

RHR状态控制电路，耦接所述CBR稀化电路，基于第二时钟输出所述第二刷新信号，并且依据所述温度信号以及所述第二刷新设定信息，调整所述第二刷新信号的输出间隔；以及

CBR计数器，耦接所述CBR稀化电路以及所述RHR状态控制电路，依据第一计数信号计数所述第一刷新操作的执行次数，以产生所述CBR刷新地址。