[发明专利]一种低群时延波动和高抑制度滤波器及其实现方法

说明书

本发明公开了一种低群时延波动和高抑制度滤波器及其实现方法，包括15阶巴特沃斯带阻滤波电路和7阶椭圆函数低通滤波电路。15阶巴特沃斯带阻滤波电路包括7个依次串联的LC并联单元I，前一个LC并联单元I的输出端连接后一个第LC并联单元I的输入端，每个LC并联单元I的输入端均通过一个LC串联单元连接地；7阶椭圆函数低通滤波电路包括3个依次串联的的LC并联单元II，前一个LC并联单元II的输出端连接后一个LC并联单元II的输入端，每个LC并联单元II的输入端均通过一个电容单元连接地。实现DC~800MHz以内的通带，干扰信号1.25GHZ处抑制大于140dBc，满足通带内的群时延波动在3ns以内，同时实现低群时延波动和高抑制度的滤波功能。

技术领域

本发明涉及滤波器技术领域，尤其涉及一种低群时延波动和高抑制度滤波器及其实现方法。

背景技术

在通信系统中，接收系统的群时延波动会造成信号的混叠，带来接收信号的失真，对有用信号的提取和干扰信号的抑制是保障通信质量的关键技术。

随着通信系统功能的增加，干扰信号的来源和强度也会增加，一般电感电容LC组成的谐振滤波电路中是通过增加电路阶数来提高干扰信号的抑制度。在减小群时延波动方面，一般是在滤波器前端加载电阻电感和电容（RLC）组成的衰减网络，或者在滤波器后端加载全通带滤波器，另外还有通过在每个LC并联电路上串联一个电容，将并联电路转换成BVD（Butterworth-Van Dyke）等效电路模型，以实现波动和群时延补偿。无论是滤波电路阶数的增加，还是附加电路的加载，都会带来体积增大，制作难度、工艺和成本等都将增加，这与器件的小型化趋势，工艺质量控制和商业成本控制目标相违背。

更重要的是，低群时延波动和高抑制度之间是一对互为矛盾的指标。高的带外抑制将带来通带波动增加，一般的解决办法是加载延迟均衡器，同样会增加器件体积、工艺流程和成本等，特别是有用信号为弱信号，干扰信号为强信号的情况，提高干扰信号的抑制度至关重要。在接收系统的复杂化、应用场景的多样化、微波器件小型化的趋势下，传统方法达不到同时兼顾群时延波动和抑制度的要求。

发明内容

为解决现有技术不足，本发明提供一种低群时延波动和高抑制度滤波器及其实现方法，实现DC~800MHz以内的通带，干扰信号1.25GHz处抑制大于140dBc，满足通带内的群时延波动在3ns以内，同时实现低群时延波动和高抑制度的滤波功能，保证输入、输出端口电压驻波比小于1.5，并且兼顾小型化特点。

为了实现本发明的目的，拟采用以下方案：

一种低群时延波动和高抑制度滤波器，包括串联连接的15阶巴特沃斯带阻滤波电路和7阶椭圆函数低通滤波电路。

15阶巴特沃斯带阻滤波电路包括7个依次串联的LC并联单元I，前一个LC并联单元I的输出端连接后一个第LC并联单元I的输入端，每个LC并联单元I的输入端均通过一个LC串联单元连接地，最后一个LC并联单元I的输出端也通过一个LC串联单元连接地；

7阶椭圆函数低通滤波电路包括3个依次串联的的LC并联单元II，前一个LC并联单元II的输出端连接后一个LC并联单元II的输入端，每个LC并联单元II的输入端均通过一个电容单元连接地，最后一个LC并联单元II的输出端也通过一个电容单元连接地；

第一个LC并联单元I的输入端为低群时延波动和高抑制度滤波器的输入端；

最后一个LC并联单元I的输出端连接第一个LC并联单元II的输入端；

最后一个LC并联单元II的输出端为低群时延波动和高抑制度滤波器的输出端。

进一步的，LC并联单元I和LC串联单元均是15阶巴特沃斯带阻滤波电路的基本单元，用于提供带阻中的衰减峰，15阶巴特沃斯带阻滤波电路的固有衰减等于所有带阻中的衰减峰之和。

进一步的，LC并联单元I包括一个电感和一个电容构成的并联电路，LC串联单元包括一个电感和一个电容构成的串联电路，LC串联单元的电感端连接LC并联单元I，电容端连接地。